2012 Fiscal Year Annual Research Report
構造的脳型情報処理システムのためのスパイク駆動型位相振動子集積回路の開発
Project/Area Number |
23650118
|
Research Institution | Kyushu Institute of Technology |
Principal Investigator |
森江 隆 九州工業大学, 生命体工学研究科(研究院), 教授 (20294530)
|
Keywords | 電子デバイス・機器 / スパイク駆動 / 位相振動子 / 集積回路 / 脳型情報処理 |
Research Abstract |
本課題で研究しているパルス結合型位相振動子は,振動子が特定の位相タイミングでスパイク発火を行うとともに,結合している他の振動子からスパイクを受け取ったタイミングで,位相応答関数(結合関数)にしたがって自身の位相状態を更新するモデルである. 平成23年度に設計・試作したパルス結合型位相振動子集積回路では,当初の予想通り,回路を構成するMOSトランジスタの特性バラツキのために,チップ上の複数の振動子回路の固有振動周期がばらついていることがわかった.このバラツキの同期動作への影響を回路シミュレーションで調べたところ,スパイク発火周期を決定するキャパシタへの充電電流量よりも更新のための電流量が十分大きければ,バラツキにもかかわらず同期動作が行えることがわかった.しかし,更新電流量を大きくしすぎると,情報処理への適用が制限されるため,充電電流源であるトランジスタの特性バラツキを補正して,発火周期を決定する充電電流量を一定にする回路を考案した.回路シミュレーションにより補正が行えることを確認して,チップ試作を行った. パルス結合型位相振動子モデルを情報処理に適用するには,各振動子が結合関数を生成する必要がある.これは結合している他の振動子からスパイクを受け取ったタイミングで結合関数と同型の電流波形を生成することにより実現できる.状態更新はこの電流波形をスパイクパルスでスイッチングし,キャパシタに充電すればよい.結合関数をコンパクトにかつ低電力で生成する回路を考案した.すなわち,論理回路により正負の値を有する3値関数波形を生成し,スイッチングに用いるスパイクパルス幅を可変にすることで,矩形関数から台形関数,三角形状の関数までを生成する回路を考案し,実回路で動作を確認した.
|