• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2012 Fiscal Year Annual Research Report

Pのサーファクタント効果とスパッタエピタキシー法によるSi上Ge平坦膜の形成技術

Research Project

Project/Area Number 23656210
Research InstitutionTokyo University of Agriculture and Technology

Principal Investigator

須田 良幸  東京農工大学, 工学(系)研究科(研究院), 教授 (10226582)

Keywordsゲルマニウム / サファクタント / エピタキシー / 仮想基板 / ヘテロ成長
Research Abstract

研究代表者は、これまで半導体膜形成に用いられていない環境軽負荷型のスパッター法を用いたエピタキシー技術を開発し、さらに、本スパッタ法を用いて、Si上に直接ラフネス0.31nmの超平坦なGe層を形成できることを見出した。成膜条件と結晶成長特性との相関を系統的に調べて、このSi上に直接形成するGe平坦成長の原理機構の解明を進めた。Geは350℃の成膜温度でPドープの3.5Ωcm Si(100)基板上では島状成長し、Ge/Si界面にGe-Siミキシングが生じた。一方で、Pドープの0.015Ωcm Si(100)基板上では、Ge/Si界面にGe-Siミキシングの形成がなく、平坦に層状成長した。界面には90度転位の発生が確認され、成長膜には僅かな歪が残存した。ガスソース分子線エピタキシー(GS-MBE)法では、350℃成膜で、Pドープの3.5および0.015Ωcm Si(100)基板上のどちらにも島状成長した。これらの結果から、スパッタ法でのSi(100)上のGeの泳動長は、GS-MBE法より短く、さらに、高濃度表面P不純物原子の影響が相まって、島状成長が起こりにくく初期段階から平坦成長して成長膜に一様の歪が蓄積されて行き、その結果90度転位が界面に発生し、Ge膜が緩和するが、若干の歪は残存したままであると解析できた。3.5Ωcm Si(100)基板上ではP原子が少ないため島状成長し、島の形成でSi-Geミキシングが起こると解析できた。また、Ge成膜条件によって島の密度を上げると、3.5Ωcm Si基板上でも形成された島状が次第に平坦化する新しい現象を見出した。この平坦化は2 次的効果として解析している。以上、スパッタ法によるSi上にGe平坦化成長現象を解析し、さらに島密度と成長膜に依存して、高抵抗基板でも平坦化成長が生じるという、Ge仮想基板形成に有効な新しい現象を見出した。

  • Research Products

    (3 results)

All 2013

All Presentation (3 results) (of which Invited: 1 results)

  • [Presentation] Effect of Boron Dopant of Si (001) Substrates on Growth of Ge Layers using Sputter Epitaxy Method2013

    • Author(s)
      Takahiro Tsukamoto, Akifumi Kasamatsu, Nobumitsu Hirose, Takashi Mimura, Toshiaki Matsui and Yoshiyuki Suda
    • Organizer
      8th International Conference on Silicon Epitaxy and Heterostructures
    • Place of Presentation
      Kyushu University, Fukuoka
    • Year and Date
      20130602-20130605
  • [Presentation] スパッタエピタキシー法を用いたGe薄膜形成におけるボロンドープSi基板の効果2013

    • Author(s)
      塚本貴広、広瀬信光、笠松章史、三村高志、松井敏明、須田良幸
    • Organizer
      第60回応用物理学会春季学術講演会
    • Place of Presentation
      神奈川県、神奈川工科大学
    • Year and Date
      20130327-20130330
  • [Presentation] SiGe Processes and Devices Using Sputter Epitaxy Method2013

    • Author(s)
      Yoshiyuki Suda, Takahiro Tsukamoto, Akifumi Kasamatsu, Nobumitsu Hirose, Takashi Mimura, and Toshiaki Matsui
    • Organizer
      6th Int. Workshop New Group IV Semiconductor Nanoelectronics
    • Place of Presentation
      Tohoku University, Miyagi
    • Year and Date
      20130222-20130224
    • Invited

URL: 

Published: 2014-07-24  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi