2011 Fiscal Year Research-status Report
パーシャルレスポンスを用いる高効率無線パケットアクセスの研究
| Project/Area Number |
23656256
|
|---|
| Research Institution | Tokyo City University |
|---|
Principal Investigator |
佐和橋 衛 東京都市大学, 知識工学部, 教授 (50449287)
|
|---|
| Project Period (FY) |
2011-04-28 – 2014-03-31
|
| Keywords | 移動通信 / マルチアクセス / パーシャルレスポンス / ターボ等化器 / OFDMA / シングルキャリアFDMA / ターボ符号 / ダイバーシチ |
|---|
| Research Abstract |
(1)超高率ブロードバンドマルチアクセスを実現する干渉キャンセル技術の課題の整理Beyond IMT (International Mobile Telecommunications)-Advancedの100 bits/second/Hz以上のピーク周波数利用効率を実現するための，干渉キャンセラを実装する受信機を前提としたパーシャルレスポンス(PR: Partial Response)などの物理チャネルの高密度化，高効率な無線リソース割り当てを組み合わせる非直交マルチアクセス，限定した数の大きな周辺セル干渉の除去を行う方式の3つのアプローチのメリットおよび技術課題を明らかにした．(2)ターボ周波数領域等化の実装本研究課題では，PRを適用した場合のシンボル間干渉をターボ等化器（干渉キャンセラ）で除去する構成を用いるため，受信機ではターボ等化器がキーデバイスになる．そこで，シングルキャリアFDMA (Frequency Division Multiple Access)におけるターボ符号および低密度パリティチェック(LDPC: Low-Density Parity-Check)符号を用いた場合のターボ周波数領域等化器(FDE: Frequency Domain Equalizer)の計算機シミュレーションプログラムの実装，および基本特性の検証を行った．(3)シングルキャリアFDMAにおけるオーバーサンプリングを用いるPR信号生成法シングルキャリアFDMAにおけるオーバーサンプリングを用いるPR信号生成法を考案し，送信信号波形で動作を確認した．今後は，ターボFDEを用いる受信機の計算機シミュレーションプログラムを実装して，ブロック誤り率，スループットの特性検証を行う．
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
C言語による計算機シミュレーションプログラムの実装および特性検証の作業が，若干，遅れている．今後は，計算機シミュレーションプログラムの作成補助者の学生のリソースを増大して，プログラムの実装の作業を推し進める．
|
| Strategy for Future Research Activity |
OFDMA (Orthogonal Frequency Division Multiple Access)およびシングルキャリアFDMAにおいてPRを適用した高密度送信におけるシンボル間干渉を除去するために，ターボFDEを適用した場合のブロック誤り率，およびスループット特性の検証を行う．チャネル符号化として，ターボ符号およびLDPC符号を用いた場合の特性を検証する．さらに，PRを実現する高効率なフィルタ関数を検討する．
|
| Expenditure Plans for the Next FY Research Funding |
計算機シミュレーションにより，様々な伝搬条件における特性評価を行うため，主にサーバ（ワークステーション）の購入に用いる．
|
Research Products
(1 results)
