2012 Fiscal Year Annual Research Report
生体情報処理を実現するエネルギー効率の高いしきい値回路の設計とその限界
| Project/Area Number |
23700003
|
|---|
| Research Institution | Yamagata University |
|---|
Principal Investigator |
内沢 啓 山形大学, 理工学研究科, 准教授 (90510248)
|
|---|
| Keywords | 計算理論 / 回路計算量理論 / ニューラルネットワーク |
|---|
| Research Abstract |
本研究では，特に生体情報処理に関連するタスクに着目し，そのタスク処理を実現するパルス発生量及び素子数の少ないしきい値回路の設計を与えることを目指した．
平成２３年度は主に，目標とするしきい値回路の設計をするにあたって有用な指針となる，パルス発生量の少ないしきい値回路の計算能力に係る成果を得た．具体的には，次の２つの知見を厳密に証明した：（１）パルス発生量及び素子数の少ない回路の設計を与えるためには，その回路の並列計算時間は大きくなければならない．（２）回路を構成する素子のファンインも大きなものでなければならない．これらの知見は，生体情報処理に関するタスクに限らず成立する一般的な知見でもあり，パルス発生量及び素子数の少ないしきい値回路の設計において，非常に基礎的な成果であると言える．
研究計画の最終年度にあたる平成２４年度は，上記の成果に基づき，生体情報処理に係るタスクを実現するしきい値回路の設計を行った．その結果，主に視覚に関する情報処理タスクについて，パルス発生量及び素子数の少ないしきい値回路の構成に成功した．具体的には，１次元配列上，又は２次元平面上に配置された局所特徴検出器を入力として，検知された局所特徴の相対的な位置関係を判定するタスクについて，パルス発生量，素子数の少ないしきい値回路の設計を与えた．これらの回路設計は，素子の個数や素子間の接続，接続強度の大きさなどを厳密に与えたものであり，回路の具体的な構造や，設計の背後にあるアルゴリズムを明らかにしている．
特に１次元配列に係る情報処理タスクに関しては，パルス発生量と素子数の間に，トレードオフの関係があることを示唆する成果を得ている．このパルス発生量と素子数の間のトレードオフに関しては，２つの整数入力の大小関係を比較するというタスクについても，同様のトレードオフが成立することを示唆する結果も本年度内に得ている．
|
