2013 Fiscal Year Annual Research Report
クリティカルエリアサンプリングによるＳｏＣの欠陥レベル削減に関する研究
| Project/Area Number |
23700062
|
|---|
| Research Institution | Nihon University |
|---|
Principal Investigator |
新井 雅之 日本大学, 生産工学部, 助教 (10336521)
|
|---|
| Keywords | クリティカルエリアサンプリング / 欠陥レベル見積 / VLSIテスト / 重み付き故障カバレージ |
|---|
| Research Abstract |
本年度は，異なる欠陥粒径を考慮した重み付き故障カバレージ，およびレイアウトデータを用いないクリティカルエリアの推定法について検討を進めた．評価対象回路として，最大20Kゲート規模のベンチマーク回路に対するレイアウトデータを新たに27個作成し，これらのベンチマーク回路に基づいて検討を行った．
まず，0.05 umから1.6 umの6通りの欠陥粒径に対して個別にクリティカルエリアを算出した．これら6個の欠陥粒径に対する加重平均として，欠陥粒径分布を考慮したクリティカルエリアを求めた．この分布を真の分布とみなし，全ての単一欠陥粒径，および全ての可能な2個の欠陥粒径の組み合わせに対して，各信号線に対するクリティカルエリアを求め，6通りの欠陥粒径に基づく真の値に対する平均二乗誤差RMSEを算出した．実験結果から，適切な組み合わせを選択することにより，少数の欠陥粒径に基づくクリティカルエリアの加重平均によって，実際のクリティカルエリア分布を近似できる可能性が示された．
また，上記のとおり近似したクリティカルエリア分布に基づいて重み付き故障カバレージを算出し，欠陥レベル見積もりの精度に与える影響を評価した．昨年度に検討したgreedyアルゴリズムに基づくテストパタン並べ替えを適用し，ブリッジ欠陥，配線オープン欠陥，ビアオープン欠陥に対する欠陥レベルを導出した．ベンチマーク回路に対する実験結果から，縮退故障カバレージを用いた場合と比較して欠陥レベルを削減できる可能性について示され，本手法の有効性が明らかとなった．
レイアウトデータを用いないクリティカルエリア推定法に関しては，回路の論理情報から得られる尺度とクリティカルエリアとの相関について評価を行った．信号線のファンアウト数が高い相関を持つことが示され，設計早期段階での歩留り改善への寄与の可能性が示された．
|
