• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2011 Fiscal Year Research-status Report

プログラムの大域的構造を利用したメニーコア・シミュレーションの高速化に関する研究

Research Project

Project/Area Number 23700064
Research InstitutionWaseda University

Principal Investigator

木村 啓二  早稲田大学, 理工学術院, 准教授 (50318771)

Project Period (FY) 2011-04-28 – 2014-03-31
Keywordsコンピュータアーキテクチャ / マルチコア / メニーコア / アーキテクチャシミュレータ / 並列化アプリケーション
Research Abstract

本研究の目的は、メニーコアプロセッサのソフトウェアシミュレーションに要する膨大な時間を大幅に削減することである。この目的のために、並列化前のプログラムの実機での実行情報とループなどのプログラムの大域情報を利用し、プログラムの実行状況が均質な区間を必要最小限の分量だけ高精度のシミュレーションを行うことにより、シミュレーションの精度を保ったままシミュレーションの時間を短縮する。また、高精度のシミュレーションを行う区間をコンパイラの解析情報を利用して自動抽出し、シミュレーション環境の利便性を高めることも本研究の目標とする。本年度の主な成果としては、まず並列化された科学技術計算プログラムをメニーコアアーキテクチャシミュレータで実行する際に、このプログラムにおける高精度シミュレーションを行うコード部分、ならびにそのシミュレーション分量の決定手法を確立した。また、高精度シミュレーションにより測定したシミュレーションサイクル数からプログラム全体のシミュレーションサイクル数を推定するためのモデルを確立した。精度切り替えを可能とするメニーコアアーキテクチャシミュレータを開発し、本年度確立した手法を本シミュレータ上で実験し、その有効性を確認した。さらに、研究開始当初では、その挙動の変動の大きさから本手法の適用が困難と考えられていた動画像圧縮などの並列化メディアアプリケーションに対しても、事前プロファイルに対してクラスタリング処理を施すことにより、少ない詳細実行部分で精度の高い推定を行うモデルを考案し、実機上での逐次実行プロファイル結果を用いて予備実験を行った。これらの成果を2件の情報処理学会研究会報告として発表した。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

本研究では研究期間内で以下の項目を明らかにすることを目標としていた:(1) シミュレータ上で実行する並列化された対象プログラムの、高精度シミュレーションが必要なコード部分とそのシミュレーション分量の決定手法。実機による並列化前プログラムの事前実行情報の利用方法も合わせて明らかにする。(2) 高精度シミュレーションにより測定したシミュレーションサイクル数からプログラム全体のシミュレーションサイクル数を推定するためのモデル。並列処理オーバーヘッドをどのように考慮するかが重要なポイントとなる。(3) 並列化コンパイラとの連係により、高精度シミュレーションを行うコード部分とその分量を自動抽出するメニーコアシミュレータの構築。(4)シミュレーション対象プログラムを全て精密に実行した場合に対する速度向上率及び精度。これらの目標のうち本年度では、実プログラムを用いたシミュレーション高速化手法の開発を行うとともに、並列化コンパイラと連係動作するメニーコアシミュレータの開発に取りかかることとなっていた。本年度は並列化された実際の科学技術計算プログラムに対して高速化手法の開発を行い、これを開発中のメニーコアシミュレータ上で実験し評価を行った。さらに動画像圧縮をはじめとしたメディアアプリケーションに対しても手法の検討を開始した。以上より、当初の計画通りに研究が進んでいると考えられる。

Strategy for Future Research Activity

今後は当初研究計画通りに研究を進める。まず、特に本年度開発した詳細シミュレーションを行う部分及びそのシミュレーション分量、並びに詳細シミュレーション部分から全プログラム実行コスト推定モデルの高度化並びに適用範囲の拡大を進める。さらに、並列化コンパイラとの連係により、高精度シミュレーションを行うコード部分とその分量を自動抽出するメニーコアシミュレータの構築に関して、並列化コンパイラとのインタフェースの確立並びにメニーコアシミュレータの完成を目指す。以上のシミュレーション手法並びに開発シミュレータにより様々な並列化プログラムに対する評価を進め、本研究の有用性を確認する。

Expenditure Plans for the Next FY Research Funding

本年度は、当初予定していたよりも実験に必要な機材が安価に調達できたため、次年度使用額が22,961円生じたが、次年度は当初申請額に合わせて本繰越額を実験機材の調達と学生の研究成果発表に有効に利用する予定である。より具体的には、実験に必要なPCサーバの仕様を、現在の市場動向を考慮しつつよりスムーズに研究が進められるよう決定する。また研究を推し進めて学生による研究発表をより積極的に促進する。

  • Research Products

    (4 results)

All 2012 2011 Other

All Presentation (2 results) Remarks (2 results)

  • [Presentation] 並列化メディアアプリケーションを対象としたメニーコアアーキテクチャシミュレーションの高速化の検討2012

    • Author(s)
      阿部洋一
    • Organizer
      情報処理学会研究報告
    • Place of Presentation
      Vol.2012-ARC-199-3
    • Year and Date
      2012年3月27日
  • [Presentation] 科学技術計算プログラムの構造を利用したメニーコアアーキテクチャシミュレーション高速化手法の評価2011

    • Author(s)
      石塚亮
    • Organizer
      情報処理学会研究報告
    • Place of Presentation
      Vol.2011-ARC-196-14
    • Year and Date
      2011年7月29日
  • [Remarks]

    • URL

      http://www.apal.cs.waseda.ac.jp/

  • [Remarks]

    • URL

      http://www.waseda.jp/tlo/jpn/seeds/data/k-kimura01.html

URL: 

Published: 2013-07-10  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi