2013 Fiscal Year Annual Research Report
プログラムの大域的構造を利用したメニーコア・シミュレーションの高速化に関する研究
| Project/Area Number |
23700064
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
木村 啓二 早稲田大学, 理工学術院, 教授 (50318771)
|
|---|
| Keywords | コンピュータアーキテクチャ / マルチコア / メニーコア / アーキテクチャシミュレーション / 並列化アプリケーション |
|---|
| Research Abstract |
コンピュータシステムの開発初期段階において、ソフトウェアで構築されたアーキテクチャシミュレータにより評価実験を行うことは、実際のチップを作ること無しに様々なパラメータを用いた評価を行うことができ、ハードウェア及びソフトウェアの開発上、非常に重要な位置を占める。しかしながら、ソフトウェアによるシミュレーションは非常に低速であり、これはシミュレーションの精度が高くなるほど、及びシミュレーションのターゲットとなるアーキテクチャのコア数が増加するほどシミュレーション時間は増加し、このことが将来のマルチコア・メニーコア開発の大きな足かせとなっている。
本研究は、マルチコア・メニーコアのアーキテクチャシミュレーションにおいて、並列化されたアプリケーションをマルチコア上で実行するという前提の基、シミュレーションの精度を適宜切り替えながら、高速かつ高精度にシミュレーションを行う手法に関するものである。
前年度までで実機による逐次実行で得られたプロファイル結果をクラスタリング処理することにより高精度（低速）シミュレーションを行う箇所の特定方法の提案を行った。さらに、プログラムからの精度切り替えを可能とするシミュレータの開発を行った。
本年度では、これらの前年度までで提案した手法と開発したシミュレータの改良並びに評価を行った。より具体的には、動画像圧縮処理並びに数値計算を行う4つの異なる特性を持つアプリケーションに対して提案手法を適用して1, 4, 8, 16コアのマルチコアアーキテクチャのシミュレーション評価実験を行った。評価の結果、最大443倍の速度向上かつ誤差0.52%、平均218倍の速度向上かつ2.76%の誤差で16コアのマルチコアアーキテクチャシミュレーションが行えることが確認できた。
|
