2012 Fiscal Year Research-status Report
多重化データバスを有する再構成可能なホストベースＩＰＳプロセッサチップの開発
| Project/Area Number |
23700068
|
|---|
| Research Institution | Hirosaki University |
|---|
Principal Investigator |
佐藤 友暁 弘前大学, 総合情報処理センター, 准教授 (00336992)
|
|---|
| Keywords | IPS / 多重化バス / ウェーブパイプライン |
|---|
| Research Abstract |
本研究の目的は，多様なネットワーク環境下で使用されるスマートフォンやモバイルPC (Personal Computer)においても適用可能あり，省スペース・低消費電力で動作するホストベースIPS (Intrusion Prevention System)を実現することです。そのために不可欠である下記の研究に取り組んだ。
第１に，シフトレジスタ機能を有する多重化データバスのゲートレベルシミュレーションの結果を論文として取りまとめた。シミュレーションの結果は，想定した速度より高速に動作することが明らかになったため，高速な多重化データバス回路の測定を実現するための，測定回路の開発を進めている。
第２に，前年度実施した，公衆無線LANで広く使用されているWEP (Wired Equivalent Privacy) の脆弱性を改善することを目的とし，WEPと互換性のあるアルゴリズムをハードウエアに実装し，その実装結果を評価した成果を論文として取りまとめた。
第３に，不正アクセスのパターンを個人のインターネット環境やモバイルインターネット環境を利用して解析を行った。また，出張先において，モバイル通信システム,公衆無線LAN,インターネットカフェ等のセキュリティ状況について調査を行った。
第４に，上記の不正アクセスの結果をもとに，検知アルゴリズムの開発を行った。このアルゴリズムは開発されたプロセッサ上で実装を行う。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
ゲートレベルシミュレーションによる動作検証を行った結果，この多重化データバス回路は想定した速度を上回る速度で動作することが明らかになった。したがって，通常の方法による測定による評価が困難な状況になった。このため，延長申請を行い，今年度においてこの問題を解消し遅れを取り戻します。
|
| Strategy for Future Research Activity |
測定による評価を元に，プロセッサ全体の設計並びに評価を行う。
|
| Expenditure Plans for the Next FY Research Funding |
プロセッサの開発費用並びに成果発表のための旅費，論文投稿料
|
