2013 Fiscal Year Annual Research Report
多重化データバスを有する再構成可能なホストベースＩＰＳプロセッサチップの開発
| Project/Area Number |
23700068
|
|---|
| Research Institution | Hirosaki University |
|---|
Principal Investigator |
佐藤 友暁 弘前大学, 総合情報処理センター, 准教授 (00336992)
|
|---|
| Keywords | 不正アクセス防御システム / 多重化バス / 組み込みＣＰＵ / シフトレジスタ |
|---|
| Research Abstract |
本研究の目的は，LTE (Long Term Evolution)やWiMAX (Worldwide Interoperability for Microwave Access)といった，高速なモバイル通信環境や公衆無線LANサービス，個人環境における無線LANや有線LANといった多様なインターネット接続環境においても適用可能で，かつバッテリで駆動するモバイルＰＣやタブレット，スマートフォンにおいても利用可能な，高速・高精度かつ低消費電力で動作するホストベースIPS (Intrusion Prevention System)を実現することです。本研究を達成するために不可欠で，このホストベースIPSにおいて不可欠なIPSプロセッサを効率よく動作させるための，多重化バスの開発を行いました。
第一に，多重化バスの制御のためのＣＰＵの開発を行った。多重化バスは従来のバスやメインメモリよりも高速に動作することが明らかになりました。この結果，この特徴を生かした組み込みＣＰＵをMIPSアーキテクチャを使用して開発しました。このＣＰＵをアーキテクチャレベルで評価したところ，64-bit構成で1GHzの周波数による処理の約21%を使用することで，最低限必要な処理を達成することが明らかになりました。同時にパケットの組み合わせによっては，問題が生じることも明らかになりました。
第二に多重化バスのタイミング調整のために必要なシフトレジスタは開発と評価を行いました。その結果，シフトレジスタも多重化が可能でかつ従来のメインメモリよりも高速に動作することが明らかになりました。
本研究の成果は，査読付論文において公表された。また国際会議における招待講演においても公表されました。
|
