2023 Fiscal Year Research-status Report
海馬記憶モデルに基づく時空間文脈学習記憶ネットワークのハードウェア実装
| Project/Area Number |
23K19991
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
織間 健守 東北大学, 電気通信研究所, 特任助教 (80975665)
|
|---|
| Project Period (FY) |
2023-08-31 – 2025-03-31
|
| Keywords | 海馬 / スパイキングニューラルネットワーク / 時空間学習則 / アナログ・デジタル混成ハードウェア |
|---|
| Outline of Annual Research Achievements |
エッジデバイス向けの海馬記憶モデルに基づく時空間文脈学習記憶ネットワークのハードウェア実装に向けて、システムの入出力部分と学習部分を、それぞれ、実装および測定を行った。
入出力部分において、ネットワーク出力に対応するニューロンモデルは、回路実装が簡易的なモデルであるリーク付き積分発火ニューロンモデルを採用し、個別部品によるアナログ電子回路で実装した。また、ネットワーク入力には、多様なスパイク特性が再現可能であるイジケビッチニューロンモデル採用し、Rohm 180nm CMOSプロセスを用いてアナログ集積回路実装した。また、専用の測定用PCB基板を作製し、実装した集積回路を測定した。その結果、多様なスパイク特性を確認できた。その中でも、入力時空間情報のスパイク列変換に重要な役割を果たすカオス的な挙動が確認でき、その結果はトップカンファレンスであるISCAS2024に採択された。
学習部分において、時空間学習則とヘブ学習則に基づくシナプスモデルをマイコンと受動素子の個別部品を組み合わせて実装した。実装する際は、ブレッドボード上で動作検証し、ユニバーサル基板上で測定を行った。
上記の結果を組み合わせ、ネットワークを構成する上で最小要素回路である２つの時空間学習則シナプスと１つのヘブ学習則シナプスが接続されたニューロンが正常に動作していることを確認できた。さらに、集積回路化されたニューロンを用いた、時空間情報のスパイク列変換基板を実装および測定し、その動作確認ができた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
研究計画におけるニューロンモデルの実装では、個別部品と集積回路を用いて、２種類のニューロンモデルを実装できた。これらのニューロンは、それぞれ、ネットワーク内の出力と入力部分を担っており、これらの成果により時空間情報のネットワークへの入出力が可能となった。また、シナプスの学習部分をマイコンによりデジタル回路実装を行ったことで、ネットワークの必要要素回路の実装が全て完了した。さらに、それらの回路を組み合わせて海馬記憶モデルに基づく時空間文脈学習記憶ネットワークを構成する最小要素回路である、２つの時空間学習シナプスと１つのヘブ学習シナプスの動作確認が出来ており、大規模なネットワーク構築の準備が整ったためである。
|
| Strategy for Future Research Activity |
前年度に実装した最小要素のネットワークを基にネットワークの拡張を行う。
最小要素のネットワークでは、入力のシナプス重みが２種類しかなく、記憶させる時空間文脈の情報が限られてしまう。そこで、より多くの時空間文脈を記憶可能にさせるために、ニューロンを６個、時空間学習則シナプスを36個、ヘブ学習則シナプスを36個に拡張したネットワークモデルを実装する。そこで、１つの基板上に複数のシナプスを実装することは困難であるため、マザーボードとドーターボードに分けて実装を行う。１つのドーターボードには、１個のニューロンと12個のシナプスを実装する。このドーターボードを６つ作成し、マザーボード上で接続を行う。この構造を実現することで、拡張性の高いシステムが構築可能であり、より大規模なネットワークへと応用可能である。
拡張したネットワークに対して、簡単な時空間文脈の学習記憶および読出しを行う。学習する時空間文脈として、ハミング距離が近いベクトルパターンを逐次的に入力し、その文脈構造をシナプス重み空間へと埋め込む。学習後、記憶が埋め込まれたシナプス重みの値を固定し、ランダムなパターンを入力する。その後、ニューロンの出力から平均発火率を計算し、埋め込まれた記憶の推定を行う。
これらの実験を通して、ハードウェア実装された時空間文脈学習記憶ネットワークの妥当性と有効性を確認する。
|
| Causes of Carryover |
本来予定していたアナログ集積回路チップ作成の代わりに、個別部品による回路実装および測定用基板の作成を行ったためである。
翌年度分の予算と合わせて、時空間学習則を含む海馬記憶モデルのハードウェア実装のための集積回路と測定用基板の作成に使用する予定である。
|
