• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2022 Fiscal Year Annual Research Report

確率的デバイスモデルに基づく量子モンテカルロ計算ハードウェアプラットフォーム構築

Research Project

Project/Area Number 21H03404
Allocation TypeSingle-year Grants
Research InstitutionTohoku University

Principal Investigator

鬼沢 直哉  東北大学, 電気通信研究所, 准教授 (90551557)

Co-Investigator(Kenkyū-buntansha) 羽生 貴弘  東北大学, 電気通信研究所, 教授 (40192702)
Project Period (FY) 2021-04-01 – 2025-03-31
Keywordsストカスティック演算 / シミュレーテッドアニーリング
Outline of Annual Research Achievements

2022年度は,初年度である2021年度に開発したストカスティック演算に基づくQMC(量子モンテカルロ:SQMC)計算アルゴリズムの有効性の評価を行った.具体的には,従来手法であるシミュレーテッドアニーリング(SA)計算アルゴリズムに対して,大規模な組合せ最適化問題を対象に比較を行った.初年度は小規模かつ限定された組合せ最適化問題(グラフ同型性判定問題)を対象に評価を行ったが,QMCはSAと異なり大規模な問題に対しても高速処理が可能であることが予測されているため,シミュレーションによる実証を行った.その結果,従来SAと比較して1桁以上の高速化が達成され,その成果は2022年度東北支部大会で発表を行なった.さらに,ベースとなるSAをストカスティック演算に基づいて実現したSSAは,従来SAや量子デバイスを利用した量子アニーリングと比較して,1桁以上の大規模な問題を高速に解くことが可能となり,その成果はIEEE TNNLSに採録決定となった.
また,最終的な目標てあるFPGA(field programmable gate array)によるプラットフォーム実現に向けて,ハードウェアアーキテクチャの考案を行った.SAやQMCで処理可能な組合せ最適化問題は,その問題によってノード数や接続数が大きく異なる.完全グラフで表現された組合せ最適化問題は,各ノードに接続されるエッジの数が膨大となることから,1サイクルで処理を行う並列型アーキテクチャによるハードウェア実現は難しい.一方で,隣接ノードの接続に限定された組合せ最適化問題であれば,並列型アーキテクチャによる高速処理が可能である.2022年度は,組合せ最適化問題を表現するグラフを考慮しつつ,使用メモリを効率化したハードウェアアーキテクチャを考案した成果は,IEEE JETCASに採録となった.

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

当初の計画通り,ストカスティック演算に基づくSA法(SSA)及びQMC法のアルゴリズム(SQMC)の評価を進めている.また,大規模な組合せ最適化問題を対象にシミュレーション 評価を行った結果,従来手法と比較して有効性(高速性)を示している.さらに,最終目標であるハードウェアプラットフォームの実現に向けたFPGA実装も進めている.FPGA実装に向けたハードウェアアーキテクチャの考案・評価を行うなど,おおむね順調に進展している.

Strategy for Future Research Activity

2023年度は,2022年度に考案したストカスティック演算に基づくQMC(量子モンテカルロ:SQMC)計算アルゴリズムのFPGA(field programmable gate array)によるハードウェア実現および評価を行う. 考案したSQMC計算アルゴリズムは従来のストカスティック演算に基づくシミュレーテッドアニーリング(SSA)計算アルゴリズムと比較して,同等の計算コストで大規模な組合せ最適化問題に対して収束率を大幅に向上させることができる.そのハードウェア実現にあたっては,SQMC独自 のパラメータであるトロッタ数を考慮して最適なハードウェアアーキテクチャを模索していく. また,SQMCはSSAと同様にアニーリング処理に用いる変数がハイパーパラメータとなっており,現状は組合せ最適化問題によって最適なパラメ ータを探索する必要がある.しかしながら,問題の大規模化に伴いハイパーパラメータの探索にかかる時間は膨大になってしまう.そのため,ハイパーパラメータをシミュレーションベースの探索ではなく,統計的に決定可能な手法も検討していく.

  • Research Products

    (9 results)

All 2023 2022 Other

All Int'l Joint Research (1 results) Journal Article (3 results) (of which Int'l Joint Research: 2 results,  Peer Reviewed: 3 results,  Open Access: 2 results) Presentation (4 results) (of which Int'l Joint Research: 2 results,  Invited: 1 results) Patent(Industrial Property Rights) (1 results)

  • [Int'l Joint Research] McGill University(カナダ)

    • Country Name
      CANADA
    • Counterpart Institution
      McGill University
  • [Journal Article] Memory-Efficient FPGA Implementation of Stochastic Simulated Annealing2023

    • Author(s)
      Shin Duckgyu、Onizawa Naoya、Gross Warren J.、Hanyu Takahiro
    • Journal Title

      IEEE Journal on Emerging and Selected Topics in Circuits and Systems

      Volume: 13 Pages: 108~118

    • DOI

      10.1109/JETCAS.2023.3243260

    • Peer Reviewed / Int'l Joint Research
  • [Journal Article] Fast-Converging Simulated Annealing for Ising Models Based on Integral Stochastic Computing2022

    • Author(s)
      Onizawa Naoya、Katsuki Kota、Shin Duckgyu、Gross Warren J.、Hanyu Takahiro
    • Journal Title

      IEEE Transactions on Neural Networks and Learning Systems

      Volume: - Pages: 1~7

    • DOI

      10.1109/TNNLS.2022.3159713

    • Peer Reviewed / Open Access / Int'l Joint Research
  • [Journal Article] Implementation of CMOS Invertible Logic on Zynq-SoC Platform: A Case Study of Training BNN2022

    • Author(s)
      D. Shin, N. Onizawa, and T. Hanyu
    • Journal Title

      Journal of Applied Logics

      Volume: 9-3 Pages: 585-606

    • Peer Reviewed / Open Access
  • [Presentation] Fast Solving Complete 2000-node Optimization Problem Using Sotcahstic-Computing Simulated Annealing2022

    • Author(s)
      K. Katsuki, D. Shin, N. Onizawa, and T. Hanyu
    • Organizer
      IEEE International Conference on Electrocnis, Circuits & Systems (ICECS) 2022
    • Int'l Joint Research
  • [Presentation] 大規模 SC-SA 法の高速求解向け FPGA 実装と評価2022

    • Author(s)
      口分田大芽,シントッキュ,鬼沢直哉,羽生貴弘
    • Organizer
      2022 年度電気関係学会東北支部連合大会
  • [Presentation] Stochastic演算に基づくQMCによるアニーリング処理の高速化2022

    • Author(s)
      佐々木 遼真, 鬼沢 直哉, 羽生 貴弘
    • Organizer
      2022年度 電気関係学会東北支部連合大会
  • [Presentation] Fast-Conversing Simulated Annealing of Ising Models Based on Integral Stochastic Computing2022

    • Author(s)
      Naoya Onizawa
    • Organizer
      Edge Intelligence Workshop 2022
    • Int'l Joint Research / Invited
  • [Patent(Industrial Property Rights)] 最適化装置、最適化方法及ひプログラム2022

    • Inventor(s)
      羽生貴弘, 鬼沢直哉,佐々木 遼真
    • Industrial Property Rights Holder
      羽生貴弘, 鬼沢直哉,佐々木 遼真
    • Industrial Property Rights Type
      特許
    • Industrial Property Number
      特願2022-129728

URL: 

Published: 2023-12-25  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi