2021 Fiscal Year Annual Research Report
メニーコア・メニーノードに対応する実用的共有メモリ型並列計算基盤
| Project/Area Number |
21H03408
|
|---|
| Allocation Type | Single-year Grants |
|---|
| Research Institution | Nagoya Institute of Technology |
|---|
Principal Investigator |
津邑 公暁 名古屋工業大学, 工学(系)研究科(研究院), 教授 (00335233)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
五島 正裕 国立情報学研究所, アーキテクチャ科学研究系, 教授 (90283639)
塩谷 亮太 東京大学, 大学院情報理工学系研究科, 准教授 (10619191)
眞下 達 名古屋工業大学, 工学(系)研究科(研究院), 助教 (10908479) [Withdrawn]
|
|---|
| Project Period (FY) |
2021-04-01 – 2025-03-31
|
| Keywords | 並列処理 / マルチスレッディング / 並行性制御 / トランザクショナルメモリ |
|---|
| Outline of Annual Research Achievements |
ハードウェアトランザクショナルメモリ（HTM）は，ハードウェア支援により高い性能を発揮するものの，トランザクションを必ずしも完了できる訳ではないという best-effort な性質を持つ．そのため一般に，ロックを用いた非投機的な実行によりトランザクションを完了させるフォールバック・パスを用意することで，プログラムの進行を保証する必要がある．プログラムの実行中はこのロックを用いる非投機的なトランザクションと HTM を用いる投機的なトランザクションが混在しており，これらは一般に排他実行される．しかし，これらを並列実行することができれば，さらなる性能向上が期待できる．この並列実行を限定的に実現する手法は提案されているものの，プログラマの予期せぬ動作を引き起こす危険性が指摘されている．そこで，これらを安全に並列実行可能な手法と，そのための HTM 拡張を提案した．提案手法の有効性を示すために STAMP ベンチマークを用いて評価した結果，ロックを用いるトランザクションと HTM を用いるトランザクションとを排他実行する方法と比較して最大 22.1%，平均5.6%の高速化を確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初予定していたとおり，メニーコア・メニーノード対応STMプロトタイプが完成し，詳細な評価を行える状況となった。また，予備評価の結果，当初想定していたとおりオーバヘッドが非常に大きいことが観測されたため，予定通りオーバヘッド改善の研究へと進める予定である。
|
| Strategy for Future Research Activity |
前年度に検討したコヒーレンス制御を改良しつつ，スケジューリングへの取組みを開始する．ハードウェアについては，コヒーレンス制御およびスケジューリングをより効率化可能なHTM機構自体の改良を検討し，FPGA 実装を行うことで，ハードウェアの妥当性と，ソフトコアとしての応用可能性を確認する．ソフトウェアについては，既存のHTM アルゴリズムをベースに，ノード間にまたがるスケジューリングをSTM 上に実装する．ここまでで，提案す
る計算基盤の大枠の完成を目指す．
|
