2022 Fiscal Year Annual Research Report

Research on the creation and evaluation of high-performance scalable fully coupled Ising machine LSI

Research Project

Project/Area Number	22H01559
Allocation Type	Single-year Grants
Research Institution	Tokyo University of Science
Principal Investigator	河原尊之東京理科大学, 工学部電気工学科, 教授 (80416990)
Project Period (FY)	2022-04-01 – 2025-03-31
Keywords	イジングマシン / 全結合 / スケーラビル
Outline of Annual Research Achievements	申請者は、申請前に、全結合方式イジングマシンのＬＳＩ化に成功した後、複数のチップを結合してひとつの大きなスピン数として動作するスケーラブルな方式を考案していた。本研究ではスケーラブル方式において、製品化へ繋げるためI. 高速化、II. 高精度化、III. 低電力化、IV. 次世代の項目について検討を行う。また、カスタムＬＳＩチップを作成し、スケーラブル化として複数チップを結合した動作を実証する。作成したFPGAボードを活用した実証も行って行く。全結合型のスケーラブル方式について申請者が先行しているため、いずれも開始時点において他機関より公表された結果は無い。２０２２年度は、まず、高速化と低電力化の面で、スケーラブル方式に適した相互作用の半減方式を２つ考案した。片方は過去に作成したFPGAボードに新たに実装し(FPGAはLSI内容を変更できる)、もう一方はカスタムチップ版に実装する。チップ版の方は２０２３年度に評価を行った後に詳細を報告するが、FPGAボード実装版では、等価的に電力はそのままで速度を２倍にあげることを実機検証した。この成果は、11月IEEE国際学会A-SSCCにて発表を皮切りに、通信学会の研究会及び半導体分野では最大規模の展示会であるセミコンジャパンにて実機デモを行った。また、過去の成果も合わせたFPGAボード評価内容をフルペーパ化し、合わせて成果動画の作成とプレスリリースを９月に行った。また、実チップの設計の一部を前倒して２０２２年度に実施した。研究の加速であり研究目的は変わらないため研究遂行上問題はない。ここでは、上記の相互作用半減方式含めて、チップのVerilog記述を完成させた。次に、レイアウトを行い、まず信号端子の特定し、IO回路部分を完成させた。次に、最も大きな面積を占める相互作用部分に取り組み、ラッチ回路の構成と配置を完成させた。２０２３年度での完成へ繋げる。
Current Status of Research Progress	Current Status of Research Progress 2: Research has progressed on the whole more than it was originally planned. Reason 申請時の２０２２年度の計画は、高速化については同時更新を検討しFPGAに実装すること、及び高精度化に関してはFPGAを用いた検証のためにスピンスレッドを発展させることであった。更に、２０２３年度はこれを踏まえて、低電力化技術検討と共にLSIチップの設計と試作を行い、２０２４年度にシステムとして評価することであった。実際の２０２２年度は、高速化と低電力化の面で有効なスケーラブル方式に適した相互作用の半減方式を考案したこともあり、LSIチップの設計を前倒しした。チップ版の方は、スピンスレッドの活用による高精度化も盛り込んだ方式となっているので、当初の計画の技術内容とも合致している。また、FPGAで作成したシステムボードを用いての検討も進み、今回の研究目標の成果の一部はFPGAベースで検証し、国内外の学会及び展示会で披露した。よって、概ね順調に進展していると判断する。
Strategy for Future Research Activity	2023年度の検討技術は主には下記である。 I.高速化では、チップ間の通信を高速化するための符号化を行う、また、スピンの並列更新を検討する。II.高精度化では、スケーラブル化を踏まえたスピンスレッド方式の検討と共に、新たに活性化関数の比較検討を行う。III.低電力化では、相互作用部分の精度と集積度の関係を明確にしていく。また、部分毎に演算精度を最適化することを検討する。IV.次世代は2024年度の検討が主になるが、上記検討の中で課題を踏まえたものとしていく。これらの技術の一部は実チップに搭載し、この試作を行う。実チップの設計は、2022年度に一部前倒したこともをあり５月には完了させる。また、複数のチップを用いたシステムボードの設計と試作を9月には完成させ、10月より評価を開始する。
Remarks	世界最大級半導体展示会SEMICON Japan 2022にて、ブースを構え、作成したFPGAを展示し、技術内容を説明した。説明対象は１００名以上に及んだ。また、この展示会が催した第一回アカデミアAwardの中で、スポンサー賞を獲得した。