• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2022 Fiscal Year Annual Research Report

エッジ応用に向けた超低消費電力スパイキングニューラルネットワークハードウェア

Research Project

Project/Area Number 22H03657
Allocation TypeSingle-year Grants
Research InstitutionTohoku University

Principal Investigator

佐藤 茂雄  東北大学, 電気通信研究所, 教授 (10282013)

Co-Investigator(Kenkyū-buntansha) 櫻庭 政夫  東北大学, 電気通信研究所, 准教授 (30271993)
山本 英明  東北大学, 電気通信研究所, 准教授 (10552036)
Project Period (FY) 2022-04-01 – 2025-03-31
Keywordsエッジコンピューティング / スパイキングニューラルネットワーク / デジアナ混在CMOS回路 / リザバーコンピューティング
Outline of Annual Research Achievements

本研究では、エッジ側での電力制限を満たすために、脳型計算機ハードウェアの極限までの低電力化を目的として、生体を模倣したデジアナ混在スパイキングニューラルネットワークハードウェアの開発を行う。デバイスと回路を融合した革新的ハードウェアを構築し、時系列信号の認識等への応用によりその有効性を明らかにする。また、これまでに提案されている様々な脳型計算機アーキテクチャとの比較により、提案手法の優位性と問題点を検証する。特にアナログ回路のばらつきを脳型学習によって吸収しうるかという長年の学術的議論に決着をつけ、工学的に最も優れたアーキテクチャを提案する 。
今年度は、まずニューロン・シナプス両回路のCMOS回路・デバイス融合設計を行った。スパイキングニューロン回路はアナログ動作とし、ニューロン動作に必要な非線形演算はMOSトランジスタの弱反転領域での指数関数的特性や強反転領域での2次関数特性、Si/SiGe共鳴トンネルダイオードの負性抵抗特性などを利用する。シナプス回路には不揮発アナログメモリを用いるだけでなく、STDPなどの学習回路も包含する形とした。また、デバイスの開発に向けて、各種製作工程のプロセス条件の洗い出しを行った。さらに、エッジコンピューティングへの応用を目的として、リザバーコンピューティングによる時系列認識タスクの数値実験を行った。数字読み上げの音声信号を識別するリザバー計算のパラメータを明らかにし、回路実現への準備を進めた。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

回路実現、デバイス開発、リザバー計算の実装というそれぞれの研究項目において、順調に研究を遂行することができたため。

Strategy for Future Research Activity

引き続き、ニューラルネットワークを構成する各種回路及びデバイスの開発を行う。これまでの試作結果を反映させて、回路構成、デバイス製作方法の見直しを行い、ブラッシュアップを図る。スパイキングニューロン回路はアナログ動作とし、ニューロン動作に必要な非線形演算はMOSトランジスタの弱反転領域での指数関数的特性や強反転領域での2次関数特性、Si/SiGe共鳴トンネルダイオードの負性抵抗特性などを用いて実現する。また、アナログ動作するシナプス回路は不揮発アナログメモリとして働くスピントロニクスデバイスを用いて実現する。
また、LSIチップとデバイスを接続し、全体動作を確認する。さらに、具体的なアプリケーションとして、時系列認識課題を行うニューラルネットワークを構成し、その電力性能を評価する。

  • Research Products

    (18 results)

All 2023 2022 Other

All Int'l Joint Research (1 results) Journal Article (1 results) (of which Peer Reviewed: 1 results,  Open Access: 1 results) Presentation (16 results) (of which Int'l Joint Research: 10 results,  Invited: 1 results)

  • [Int'l Joint Research] カタルーニャ工科大学(スペイン)

    • Country Name
      SPAIN
    • Counterpart Institution
      カタルーニャ工科大学
  • [Journal Article] Microfluidic cell engineering on high-density microelectrode arrays for assessing structure-function relationships in living neuronal networks2023

    • Author(s)
      Y. Sato 、H. Yamamoto、H. Kato、T. Tanii、S. Sato、A. Hirano-Iwata
    • Journal Title

      Frontiers in Neuroscience

      Volume: 16 Pages: 1-11

    • DOI

      10.3389/fnins.2022.943310

    • Peer Reviewed / Open Access
  • [Presentation] Analog CMOS implementation of spiking neural networks for edge computing2023

    • Author(s)
      S. Sato; S. Moriya; H. Yamamoto; Y. Horio; Y. Yuminaka; J. Madrenas
    • Organizer
      The 11th RIEC International Symposium on Brain Functions and Brain Computer
    • Int'l Joint Research
  • [Presentation] Interfacing considerations for digital neuromorphic spiking neural hardware2023

    • Author(s)
      J. Madrenas; B. Vallejo-Mancero; M. Zapata; S. Moriya; S. Sato
    • Organizer
      The 11th RIEC International Symposium on Brain Functions and Brain Computer
    • Int'l Joint Research
  • [Presentation] Optimization of reservoir neural network structure for sensorimotor control2023

    • Author(s)
      A. Fujimoto; H. Yamamoto; S. Moriya; K. Tokuda; Y. Katori; S. Sato
    • Organizer
      The 11th RIEC International Symposium on Brain Functions and Brain Computer
    • Int'l Joint Research
  • [Presentation] Analog LSI implementation of spiking neural network for energy efficient computing2023

    • Author(s)
      S. Moriya; H. Yamamoto; Y. Yuminaka; S. Sato; Y. Horio; J. Madrenas
    • Organizer
      The 11th RIEC International Symposium on Brain Functions and Brain Computer
    • Int'l Joint Research
  • [Presentation] Analog CMOS implementation of majority circuit with large fan-in for neural network applications2023

    • Author(s)
      S. Ono; S. Moriya; Y. Kanke; H. Yamamoto; Y. Yuminaka; S. Sato
    • Organizer
      The 11th RIEC International Symposium on Brain Functions and Brain Computer
    • Int'l Joint Research
  • [Presentation] Correlation analysis of junction voltages in the physical reservoir composed of two-dimensionally connected Josephson junctions2023

    • Author(s)
      K. Watanabe; Y. Mizugaki; S. Moriya; H. Yamamoto; S. Sato
    • Organizer
      The 11th RIEC International Symposium on Brain Functions and Brain Computer
    • Int'l Joint Research
  • [Presentation] 報酬変調型STDP学習則と荷重値分配を用いた時系列信号分類手法の提案2023

    • Author(s)
      飯田陽介、守谷 哲、山本英明、佐藤茂雄
    • Organizer
      電子情報通信学会 総合大会
  • [Presentation] 2次元接続されたジョセフソン接合を用いたリザバー計算の画像分類応用における性能について2023

    • Author(s)
      渡邊紘基、水柿義直、守谷 哲、山本英明、佐藤茂雄
    • Organizer
      第70回応用物理学会春季学術講演会
  • [Presentation] A fully analog CMOS implementation of a two-variable spiking neuron in the subthreshold region and its network operation2022

    • Author(s)
      S. Moriya; H. Yamamoto; S. Sato; Y. Yuminaka; Y. Horio; J. Madrenas
    • Organizer
      2022 International Joint Conference on Neural Networks (IJCNN2022)
    • Int'l Joint Research
  • [Presentation] 結合行列の対称性制御によるリカレントニューラルネットワークの構造最適化2022

    • Author(s)
      藤本ありさ、山本英明、守谷 哲、徳田慶太、香取勇一、佐藤茂雄
    • Organizer
      電子情報通信学会 ニューロコンピューティング(NC)研究会
  • [Presentation] ニューラルネットワーク応用へ向けたアナログCMOS多数決回路のLSI実装2022

    • Author(s)
      小野哲史、守谷 哲、菅家由佳、山本英明、弓仲康史、佐藤茂雄
    • Organizer
      電子情報通信学会 ニューロコンピューティング(NC)研究会
  • [Presentation] 波形分類のためのジョセフソン伝送線路を用いた物理リザバー2022

    • Author(s)
      渡邊紘基、水柿義直、守谷 哲、山本英明、佐藤茂雄
    • Organizer
      電子情報通信学会 超伝導エレクトロニクス(SCE)研究会
  • [Presentation] Optimization of circuit parameters for JTL-based reservoir computing2022

    • Author(s)
      K. Watanabe; Y. Mizugaki; S. Moriya; H. Yamamoto; S. Sato
    • Organizer
      15th Superconducting SFQ VLSI Workshop (SSV 2022) and 4rd Workshop on Quantum and Classical Cryogenic Devices; Circuits; and Systems (QCCC 2022)
    • Int'l Joint Research
  • [Presentation] スパイキングニューラルネットワークのアナログ回路実装と時系列情報処理への応用2022

    • Author(s)
      守谷 哲、山本英明、弓仲康史、佐藤茂雄、堀尾喜彦
    • Organizer
      電子情報通信学会 ニューロコンピューティング(NC)研究会
  • [Presentation] Ultra-Low Power Analog CMOS Implementation of Spiking Neural Networks for Reservoir Computing Applications2022

    • Author(s)
      S. Moriya; H. Yamamoto; S. Sato; Y. Yuminaka; Y. Horio; J. Madrenas
    • Organizer
      2022 International Symposium on Nonliner Theory and Its Applications
    • Int'l Joint Research
  • [Presentation] Multi-model spiking neural network hardware execution2022

    • Author(s)
      B. Vallejo; J. Madrenas; M. Zapata; S. Moriya; S. Sato
    • Organizer
      2022 International Symposium on Nonliner Theory and Its Applications
    • Int'l Joint Research / Invited

URL: 

Published: 2023-12-25  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi