2023 Fiscal Year Annual Research Report
プロセッサ性能の高速評価モデル構築およびモデル特性を活用した予測器の設計
| Project/Area Number |
23KJ0449
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
出川 祐也 東京大学, 情報理工学系研究科, 特別研究員(PD)
|
|---|
| Project Period (FY) |
2023-04-25 – 2024-03-31
|
| Keywords | コンピュータアーキテクチャ / 命令プリフェッチ / 分岐予測 / 近似計算 |
|---|
| Outline of Annual Research Achievements |
研究の成果は以下の3点である。
(1) 命令供給がボトルネックとなるアプリケーションにおいて、命令プリフェッチャ追加時の性能向上幅を決める要素は命令キャッシュミスの処理のオーバーラップ度合いであり、そこには分岐予測器の予測ミスが関係していることを、数式を用いたモデルと、4種類の命令プリフェッチャについてのシミュレーション結果によって示した。また、モデルの誤差の原因は命令プリフェッチャの追加によって命令供給部分のストールの影響が減少し、その結果バックエンドのストールの影響が相対的に増加することなどにあることを明らかにした。さらに、モデルの数式を用いて高速な性能見積もりをするためには、命令プリフェッチャがアドレスを想起してからキャッシュラインが挿入されるまでの時間を、キャッシュラインアクセス何回分に相当するかで表現する方法が必要であると判明した。
(2) 前述のオーバーラップ度合いを高められそうな命令プリフェッチ手法に着目し、その容量効率の向上を図った。この手法はプログラムのコンテキストと命令アドレスを関連付けて学習する際に、本質的に同じだがわずかに異なるコンテキストを区別するため、容量効率が悪いという問題があった。この区別をしないようにコンテキストの識別方法を改良することで、容量が小さい場合の性能を向上させられることが分かった。
(3) プロセッサの性能の予見性は、そこで実行されるプログラムの性質によっても左右される。予見性を高めるには近似計算が有効であると考え、実行サイクル数に応じて近似の度合いを動的に変更する近似計算アルゴリズムを考案した。
性能上のオーバヘッドを抑えるために、分岐予測器の予測ミスを回避するなどの工夫をしたアーキテクチャを設計した。シミュレーション評価の結果、所与のサイクル数でプログラムの主要部分を実行でき、その際の性能オーバヘッドは1%前後であることを確認した。
|
