• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2013 Fiscal Year Annual Research Report

高性能アクセラレーション基盤技術の研究

Research Project

Project/Area Number 24240005
Research InstitutionNara Institute of Science and Technology

Principal Investigator

中島 康彦  奈良先端科学技術大学院大学, 情報科学研究科, 教授 (00314170)

Co-Investigator(Kenkyū-buntansha) 原 祐子  奈良先端科学技術大学院大学, 情報科学研究科, 助教 (20640999)
姚 駿  奈良先端科学技術大学院大学, 情報科学研究科, 准教授 (40567153)
Project Period (FY) 2012-04-01 – 2015-03-31
Keywords演算器アレイ / アクセラレータ / ステンシル計算 / ベクトル計算 / 低電力
Research Abstract

【1】限りあるデータ供給能力と演算器の関連付け(主にハードウェア構成)は、電力効率や性能見通しに難点があるマルチスレッディング機構を投入することなくデータ供給性能を目一杯使う、低電力(電力効率10倍)かつ性能見通しの良い(チューニングコスト半 減)アクセラレーション技術の創出を目指すものである。H25年度は、従来型演算器アレイ型アクセラレータの弱点であるデータ伝搬オーバヘッドを削減し、さらに、ベクトル演算機構としても利用可能な新しい多数演算器制御方式を考案し、アプリケーションの整備から、ハードウェア実行モデル(FPGA実機上で動作中)の開発までを実施した。また、LSI化のために必要となる評価設備の開発を行った。
【2】アプリケーションとアクセラレータの関連付け(主にバイナリトランスレータ)は、迅速な導入を可能とするために、新命令セットとコンパイラを開発するのではなく、汎用CPUの命令列からアクセラレータ用命令列を生成するバイナリトランスレーション技術 の創出に取り組むものである。H25年度は、Intel-CCを使用した命令列生成手法、および、コードから多数演算器制御情報を生成するアルゴリズムおよび生成ツールの開発を行った。現在、アプリケーションプログラムが、構築が完了したFPGAプラットホーム上で動作している。
【3】ハードウェア機構とアクセラレータ用命令列の動的適合(主に動的チューニング機構)は、幅優先実行するベクトル演算方式、深さ優先実行する演算器アレイ方式、あるいは、複合方式やその他の方式の組み合わせにより実行するチューニング技術に取り込むものである。H25年度に、Intel-CCの出力コードを元にアクセラレータコードを生成するツールを開発し、本機能を一部組み込んでいる。

Current Status of Research Progress
Current Status of Research Progress

1: Research has progressed more than it was originally planned.

Reason

従来型演算器アレイアクセラレータ(LAPP)をLSI化して詳細評価し、再検討した結果を踏まえて、より自由度が高く実用的なアクセラレータ(EMAX)のアーキテクチャ検討を推進し、現在、ハードウェア記述に近いレベルの詳細なシミュレータ、および、アプリケーションからコード生成を行う各種ツールの開発が完了している。また、Intel-CCを利用したコード生成のプロトタイプが完成している。演算器アレイ方式とベクトル方式を融合し、多数演算器を効率よく稼働させる詳細なレジスタトランスファレベルシミュレータおよびFPGAプラットホームが完成し、様々な画像処理プログラムを用いた評価では、従来型の演算器アレイ型アクセラレータよりも格段に実効効率を向上できることを確認している。また、最終年度においてASIC化することを目標に、評価設備の開発や、DMAコア等補助的 な設計物が一通り揃った状況にある。現在、FPGA上で浮動小数点演算を実行するプロトタイプ開発が完了し、ASICのレイアウトが完成している。来年度早々にテープアウトを実施できる状況にある。

Strategy for Future Research Activity

H26年度は、FPGA上でメディア演算および浮動小数点演算の両方に対応できる64ユニット構成のモデルがFPGA上で稼働している状況を踏まえ、さらに、VDECを利用したASIC化に挑戦する。VDECと調整し、これまでになかったサイズ(最大規模の12.5mm□LSI)の試作お よび評価を実施する。また、より使い易いアクセラレータとするための、コード生成ツールの拡充を進める。

  • Research Products

    (18 results)

All 2014 2013 Other

All Journal Article (2 results) (of which Peer Reviewed: 2 results) Presentation (15 results) Remarks (1 results)

  • [Journal Article] A Two-Order Increase in Robustness of Partial Redundancy Under a Radiation Stress Test by Using SDC Prediction2014

    • Author(s)
      Tanvir Ahmed, Jun Yao, and Yasuhiko Nakashima
    • Journal Title

      IEEE Transactions on Nuclear Science

      Volume: 未定(採録決定) Pages: 未定

    • Peer Reviewed
  • [Journal Article] Selective Check of Data-Path for Effective Fault Tolerance2013

    • Author(s)
      Tanvir AHMED, Jun YAO, Yuko HARA-AZUMI, Shigeru YAMASHITA, and Yasuhiko NAKASHIMA
    • Journal Title

      IEICE Trans.

      Volume: Vol.J96-D,No.8 Pages: pp.1592-1601

    • Peer Reviewed
  • [Presentation] EReLA: a Low-Power Reliable Coarse-Grained Reconfigurable Architecture Processor and Its Irradiation Tests2014

    • Author(s)
      Jun Yao, Mitsutoshi Saito, Shogo Okada, Kazutoshi Kobayashi, and Yasuhiko Nakashima
    • Organizer
      IEEE Nuclear and Space Radiation Effects Conference 2014 (poster)
    • Place of Presentation
      Paris
    • Year and Date
      20140714-20140718
  • [Presentation] Performance Tuning of a Global Shallow-water Atmospheric Model on Xeon Phi2014

    • Author(s)
      Masakazu Tanomoto, Jun Yao, Yasuhiko Nakashima, Yangtong Xu, Xinliang Wang, Wei Xue
    • Organizer
      IEEE Symposium on Low-Power and High-Speed Chips 2014 (poster)
    • Place of Presentation
      Yokohama
    • Year and Date
      20140414-20140416
  • [Presentation] A Pipelined Newton-Raphson Method for Floating Point Division and Square Root on Distribted Memory CGRAs2014

    • Author(s)
      Shuto Kurebayashi, Jun Yao, Yasuhiko Nakashima
    • Organizer
      IEEE Symposium on Low-Power and High-Speed Chips 2014 (poster)
    • Place of Presentation
      Yokohama
    • Year and Date
      20140414-20140416
  • [Presentation] Tuning of a Breadth First based Triangle-counting by using Multi-threading2014

    • Author(s)
      Tatsuhiro Hirano, Jun Yao, Yasuhiko Nakashima
    • Organizer
      IEEE Symposium on Low-Power and High-Speed Chips 2014 (poster)
    • Place of Presentation
      Yokohama
    • Year and Date
      20140414-20140416
  • [Presentation] A Flexibly Fault-Tolerant FU Array Processor and its Self-Tuning Scheme to Locate Permanently Defective Unit2014

    • Author(s)
      Jun Yao, Yasuhiko Nakashima, Mitsutoshi Saito, Yohei Hazama, Ryosuke Yamanaka
    • Organizer
      IEEE Symposium on Low-Power and High-Speed Chips 2014
    • Place of Presentation
      Yokohama
    • Year and Date
      20140414-20140416
  • [Presentation] 演算器アレイ型アクセラレータへのメモリインテンシブなアプリケーションの写像と性能評価2014

    • Author(s)
      林大地, 藤原知広, 姚駿, 中島康彦
    • Organizer
      情報処理学会研究報告, 計算機アーキテクチャ研究会報告
    • Place of Presentation
      東工大
    • Year and Date
      20140123-20140124
  • [Presentation] メモリ分散型アレイアクセラレータのための命令生成手法の開発と評価2014

    • Author(s)
      楠田浩平, 姚駿, 中島康彦
    • Organizer
      情報処理学会研究報告, 計算機アーキテクチャ研究会報告
    • Place of Presentation
      東工大
    • Year and Date
      20140123-20140124
  • [Presentation] CAM Size Reduction Method for Auto-Memoization Processor by considering Characteristics of Loops2013

    • Author(s)
      Yuuki SHIBATA, Kazutaka KAMIMURA, Tomoaki TSUMURA, Hiroshi MATSUO, Yasuhiko NAKASHIMA
    • Organizer
      Proc. 1st Int'l Workshop on Computer Systems and Architectures (CSA'13)
    • Place of Presentation
      道後ひめぎんホール
    • Year and Date
      20131204-20131206
  • [Presentation] A Two-Order Increase in Robustness of Partial Redundancy Under Radiation Stress Test by Using SDC Prediction2013

    • Author(s)
      Tanvir AHMED, Jun YAO, and Yasuhiko NAKASHIMA
    • Organizer
      IEEE Conference on Radiation Effects on Components and Systems (RADECS)
    • Place of Presentation
      Oxford
    • Year and Date
      20130923-20130927
  • [Presentation] リング型アレイアクセレータ向け演算ライブラリの実装と性能評価2013

    • Author(s)
      稲垣慶和, 原祐子, 姚駿,中島康彦
    • Organizer
      研究報告計算機アーキテクチャ(ARC)
    • Place of Presentation
      北九州
    • Year and Date
      20130731-20130801
  • [Presentation] メモリ分散型アレイアクセラレータの浮動小数点演算に関する性能考察2013

    • Author(s)
      林大地, 関賀, 原祐子, 姚駿,中島康彦
    • Organizer
      研究報告計算機アーキテクチャ(ARC)
    • Place of Presentation
      北九州
    • Year and Date
      20130731-20130801
  • [Presentation] リング型アレイアクセラレータのマクロパイプライン化による性能見積もり2013

    • Author(s)
      藤原知広, 姚駿, 原祐子, 中島康彦
    • Organizer
      研究報告計算機アーキテクチャ(ARC
    • Place of Presentation
      北九州
    • Year and Date
      20130731-20130801
  • [Presentation] 再利用表パージアルゴリズムの改良による自動メモ化プロセッサのハードウェア削減手法2013

    • Author(s)
      柴田裕貴, 神村和敬, 津邑公暁, 松尾啓志, 中島康彦
    • Organizer
      研究報告計算機アーキテクチャ(ARC)
    • Place of Presentation
      北九州
    • Year and Date
      20130731-20130801
  • [Presentation] コヒーレントキャッシュを用いたSoCのシステム設計技法2013

    • Author(s)
      森高晃大, 吉田浩章, 伴野充,中島康彦
    • Organizer
      システムLSI設計技術研究発表会
    • Place of Presentation
      北九州
    • Year and Date
      20130516-20130516
  • [Presentation] HW/SW Approaches to Accelerate GRAPES in an FU Array2013

    • Author(s)
      Wei Wang, Jun Yao, Youhui Zhang, Wei Xue, Yasuhiko Nakashima, and Weimin Zheng
    • Organizer
      IEEE Symposium on Low-Power and High-Speed Chips 2013
    • Place of Presentation
      Yokohama
    • Year and Date
      20130417-20130419
  • [Remarks] NAIST Computing Architecture Lab.

    • URL

      http://arch.naist.jp/index.html

URL: 

Published: 2015-05-28  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi