2014 Fiscal Year Annual Research Report
| Project/Area Number |
24240005
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
中島 康彦 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (00314170)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
姚 駿 奈良先端科学技術大学院大学, 情報科学研究科, 准教授 (40567153)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | 演算器アレイ / アクセラレータ / ステンシル計算 / ベクトル計算 / 低電力 / グラフ処理 |
|---|
| Outline of Annual Research Achievements |
【１】限りあるデータ供給能力と演算器の関連付け（主にハードウェア構成）は、電力効率や性能見通しに難点があるマルチスレッディング機構を投入することなくデータ供給性能を目一杯使う、低電力（電力効率10倍）かつ性能見通しの良い（チューニングコスト半
減）アクセラレーション技術の創出を目指すものである。H26年度は、従来型演算器アレイ型アクセラレータの弱点であるデータ伝搬オーバヘッドを削減し、さらに、ベクトル演算機構としても利用可能な新しい多数演算器制御方式の12.5mm□LSIを開発し、評価ボード上で正常動作を確認した。消費電力はわずかに0.88Watt、電力あたり性能は7.7GFlops/Wattに達した。
【２】アプリケーションとアクセラレータの関連付け（主にバイナリトランスレータ）は、迅速な導入を可能とするために、新命令セットとコンパイラを開発するのではなく、汎用CPUの命令列からアクセラレータ用命令列を生成するバイナリトランスレーション技術
の創出に取り組むものである。H26年度は、バイナリトランスレータの開発を完了し、さらに、ステンシル計算に最適化したパラメタライズドライブラリの開発を行った。現在、アプリケーションプログラムが、LSI上で動作している。
【３】ハードウェア機構とアクセラレータ用命令列の動的適合（主に動的チューニング機構）は、幅優先実行するベクトル演算方式、深さ優先実行する演算器アレイ方式、あるいは、複合方式やその他の方式の組み合わせにより実行するチューニング技術に取り込むも
のである。H26年度は、前述したライブラリの１機能として実装した。また、グラフ処理への適用手法に関して研究を進め、トランザクショナルユニットの追加による高性能化の可能性を示した。
|
| Research Progress Status |
26年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
26年度が最終年度であるため、記入しない。
|
-
-
-
-
-
-
-
[Presentation] XStenciler: a 7.1GFLOPS/W 16-Core Coprocessor with a Ring Structure for Stencil Applications2015
Author(s)
Jun Yao, Yasuhiko Nakashima, Kazutoshi Kobayashi, Makoto Ikeda, Wei Xue, Tomohiro Fujiwara, Ryo Shimizu, Masakazu Tanomoto, Yangtong Xu, Xinliang Wang, Weimin Zheng
Organizer
XStenciler: a 7.1GFLOPS/W 16-Core Coprocessor with a Ring Structure for Stencil Applications
Place of Presentation
Yokohama Bunka-Center（Yokohama)
Year and Date
2015-04-13 – 2015-04-15
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
