• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2012 Fiscal Year Annual Research Report

組み込みHPC向けカスタムアクセラレータ統合型ヘテロジニアス計算基盤技術の開拓

Research Project

Project/Area Number 24300013
Research Category

Grant-in-Aid for Scientific Research (B)

Research InstitutionTohoku University

Principal Investigator

張山 昌論  東北大学, 大学院・情報科学研究科, 准教授 (10292260)

Project Period (FY) 2012-04-01 – 2016-03-31
Keywords高性能計算 / FPGA / リコンフィギャラブルシステム / 高位合成 / GPU
Research Abstract

本研究では, CPUコア, GPUアクセラレータコア, FPGAアクセラレータコアを統合した,高性能計算向けの高速・低消費電力ヘテロジニアス計算プロセッサとそのプログラミング環境の実現を目的としている.
平成24年度の実績は以下の通りである.
Intel CPUおよびNVIDIA社のGPUアクセラレータ, Altera社のFPGAをPCI Expressで接続したヘテロジニアス計算ノードを構築した.
さらに,構築した計算ノード上に,具体的応用を実装した.FDTD法に基づく電磁界解析では,演算精度を保ったままGPU処理の並列性を最大限に引き出すために,単精度と倍精度を解析空間に合わせて適応的にハイブリッドで用いる手法を開発した.さらに,その手法に基づきFPGAによる固定小数点アクセラレータとGPUによる倍精度演算を組み合わせることにより,同一性能で消費電力を1/30に低減できるアーキテクチャを開発した.として,遺伝子配列を解析するDNAシーケンサーでは,現在主流であるBWT変換に基づく解析アルゴリズムをFPGAを用いて実装した.シーケンサーの処理では32ビット固定小数点で十分な精度が得られることに着目し,並列性を最大限に活用するアーキテクチャを開発した.
また,ヘテロジニアスアーキテクチャの設計手法として,画像処理向けのメモリアロケーション手法(画像データとメモリモジュールのマッピング)を開発した.この手法では,外部メモリからアクセラレータのローカルメモリへのデータ転送を最小化しつつ,演算並列度を最大化することができるため,並列処理の最大の問題であるメモリボトルネックを解消でき,アクセラレータのコンパイラの基本処理として重要となる.

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

当初の計画である,ヘテロジニアス計算ノードの構築は予定通り達成されている.また,具体的な応用のマッピングは,(1)遺伝子解析,(2)電磁界解析,(3)医療画像処理のうち(1),(2)はマッピングを実施した.(3)に関しては,アルゴリズムの開発を進めており,その成果は医療系の論文で発表している.以上のことから,おおむね当初の予定通り進展しているといえる.

Strategy for Future Research Activity

実際の応用例のマッピングを推進し,最適化手法の指針を得る.まず,遺伝子解析のアクセラレータにおいては,並列度を増やして実際のヒトゲノムを用いて速度評価を行う.医療系画像処理においては,CTデータからの3次元画像処理,学習に基づく人体構造のデータマイング等を計画している.

  • Research Products

    (6 results)

All 2012

All Journal Article (2 results) (of which Peer Reviewed: 2 results) Presentation (4 results)

  • [Journal Article] Acceleration of Block Matching on a Low-power Heterogeneous Multi-Core Processor Based on DTU Data-Transfer with Data Re-allocation2012

    • Author(s)
      Masanori Hariyama, 他
    • Journal Title

      IEICE Trans. Elec

      Volume: E95-C Pages: 1872-1882

    • DOI

      10.1587/transele.E95.C.1872

    • Peer Reviewed
  • [Journal Article] Platform and Mapping Methodology for Heterogeneous Multicore Process2012

    • Author(s)
      Masanori HARIYAMA, 他
    • Journal Title

      Interdisciplinary Information Sciences

      Volume: 18 Pages: 175-184

    • DOI

      10.4036/iis.2012.175

    • Peer Reviewed
  • [Presentation] 人間中心のリアル・ワールド知能システムのための計算技術2012

    • Author(s)
      張山昌論
    • Organizer
      電子情報通信学会技術報告(信学技報)
    • Place of Presentation
      ホテルルイズ,岩手県盛岡市
    • Year and Date
      2012-10-18
  • [Presentation] FPGA/GPUアクセラレータを有する高性能計算向けヘテロジニアスプラットフォームと2-DFDTDへの応用2012

    • Author(s)
      張山昌論
    • Organizer
      電子情報通信学会技術報告(信学技報)
    • Place of Presentation
      立命館大学,滋賀県草津市
    • Year and Date
      2012-09-19
  • [Presentation] Hybrid Single/Double Precision Floating-Point Computation on GPU Accelerators for 2-D FDTD2012

    • Author(s)
      Hasitha Muthumala Waidyasooriya
    • Organizer
      International Conference on Parallel and Distributed Processing Techniques and Applications
    • Place of Presentation
      Las Vegas, Nevada, USA
    • Year and Date
      2012-07-16
  • [Presentation] Low-Power Heterogeneous Platform for High Performance Computing and Its Application to 2D-FDTD Computation2012

    • Author(s)
      Hasitha Muthumala Waidyasooriya
    • Organizer
      International Conference on Engineering of Reconfigurable Systems and Algorithms
    • Place of Presentation
      Las Vegas, Nevada, USA
    • Year and Date
      2012-07-16

URL: 

Published: 2014-07-16  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi