• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2013 Fiscal Year Annual Research Report

組み込みHPC向けカスタムアクセラレータ統合型ヘテロジニアス計算基盤技術の開拓

Research Project

Project/Area Number 24300013
Research InstitutionTohoku University

Principal Investigator

張山 昌論  東北大学, 情報科学研究科, 准教授 (10292260)

Project Period (FY) 2012-04-01 – 2016-03-31
Keywordsリコンフィギャラブルコンピューティング / ビッグデータ / 大規模計算 / 並列処理
Research Abstract

FPGAカスタムアクセラレータのアーキテクチャテンプレートの基礎として,文字列検索処理,グラフ処理,学習アルゴリズム処理の3分野を設定した.文字列検索の具体事例として,バイオインフォマティクスにおける,塩基配列位置推定処理を取り上げ,文字列検索でよくBW変換に基づく手法に対してのカスタムアクセラレータ構築を検討した.マルチコアアーキテクチャに基づき,メモリ帯域を利用効率を向上できるアーキテクチャを構築し,その評価を行った.その結果,従来のPCでの処理に比較して50倍程度の高速化が達成できる見通しを得た.
また,グラフ処理アルゴリズムとして,様々な応用に用いられる最短経路問題の高速化手法を検討した.ワーシャルフロイド法,並列ダイクストラ法などを検討した結果,FPGAでは並列ダイクストラ法が適するという知見を得,それにたいする専用アーキテクチャを検討した.しかしながら,現段階ではFPGA内のオンチップメモリが少ないという制限により,大規模なグラフに帯する処理が難しいという問題が明らかになった.
大規模な学習アルゴリズムを高速に行いたいというニーズが高まっているため,それに適した,カスタムアクセラレータ開発を検討した.近年着目さている学習アルゴリズムとして,Deep Learningを取り上げ,それに対するハードウェア向きアルゴリズムの検討を行った.また,応用の具体例として医療3次元画像認識を設定し,従来の人間が処理アルゴリズムを構築する場合と比べて,極めて有用な性能を示すことが出来た.

Current Status of Research Progress
Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

遅延が発生している主な原因は実装のノウハウの問題である.
大規模データを処理するためには,PCからFPGAボードへの高速かつ継続的なデータ転送が必要不可欠である.また,FPGAボード上のDDR3と呼ばれる高速なメモリへのアクセスも重要となる.そのため,PCとFPGAボードのインタフェースがPCI-Expressと呼ばれる高速なインタフェースで有り,その制御を行うドライバーの開発に時間がかかった.また,FPGAの外部メモリであるDDR3へのアクセスを制御するためのメモリアクセスコントローラーの開発にも時間を要した.

Strategy for Future Research Activity

遅延の最大の原因である実装面のノウハウを解決するために,商用のPCI-Expressドライバー開発ソフトの導入を行う.これにより,ドライバ開発が大きく進むことが期待できる.また,メモリコントローラの開発においては,企業からのノウハウ提供を受けられることができるようになるように交渉中である.
実装以外のアーキテクチャ開発においては,以下の方針を立てている.文字列検索処理に関しては,あらかじめ文字列データを圧縮しておくアーキテクチャを検討することにより,バンド幅を有効に活用できるアーキテクチャを考案する.通常,PCでは伸張処理の計算量が問題となるが,FPGAでは演算器が豊富にあるため,極めて有効に働くことが期待される.また,グラフ処理においては,大規模なグラフを効率よく扱うためのアーキテクチャーに注力する.メモリと演算器を一体化した連想メモリベースのアーキテクチャにより,複数のメモリを用いる並列処理において,データの配置によらない高並列な処理が期待される.さらに,既に処理が終了し不要となったデータをメモリに組み込まれた演算器により容易に見つけ出せるため,データの更新が柔軟にかつ効率よく行えるため少ないオンチップメモリで大規模なグラフを効率よく処理出来る.学習アルゴリズムに関しては,FPGAではパイプライン構造を柔軟に構築できる性質に着目し,バッチ処理に基づき,高いスループットを実現するアーキテクチャを検討する.

Expenditure Plans for the Next FY Research Funding

予定していた研究打ち合わせのための出張が延期になり,その分の旅費が未使用のまま残ったためである.
該当の研究打ち合わせを今年度追加で行うことを予定している.

  • Research Products

    (8 results)

All 2013 Other

All Journal Article (2 results) (of which Peer Reviewed: 2 results) Presentation (6 results) (of which Invited: 1 results)

  • [Journal Article] Evaluation of an FPGA-Based Heterogeneous Multicore Platform with SIMD/MIMD Custom Accelerators2013

    • Author(s)
      Yasuhiro Takei, Hasitha Muthumala WAIDYASOORIYA, Masanori Hariyama, Michitaka Kameyama
    • Journal Title

      IEICE Transaction on Information and Systems

      Volume: E96-A,No.12 Pages: 2576-2586

    • Peer Reviewed
  • [Journal Article] rchitecture of an Asynchronous FPGA for Handshake-Component-Based Design2013

    • Author(s)
      Yoshiya Komatsu, Masanori Hariyama, Michitaka Kameyama
    • Journal Title

      IEICE Transaction on Information and Systems

      Volume: Vol.E96-D, No.8 Pages: 1632-1644

    • Peer Reviewed
  • [Presentation] Implementation of a Custom Hardware-Accelerator for Short-read Mapping Using Burrows-Wheeler Alignment

    • Author(s)
      Hasitha Muthumala Waidyasooriya, Masanori Hariyama and Michitaka Kameyama
    • Organizer
      Proc. 35th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBS)
    • Place of Presentation
      Osaka, Japan
  • [Presentation] Heterogeneous Multicore Platform with Accelerator Templates and Its Implementation on an FPGA with Hard-core CPUs

    • Author(s)
      Yasuhiro Takei, Hasitha Muthumala Waidyasooriya, Masanori Hariyama and Michitaka Kameyama
    • Organizer
      Proc. International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA)
    • Place of Presentation
      Las Vegas, Nevada, USA
  • [Presentation] educing Floating-Point Error Based on Residue-Preservation and Its Evaluation on an FPGA

    • Author(s)
      Hasitha Muthumala Waidyasooriya, Hirokazu Takahashi, Yasuhiro Takei, Masanori Hariyama and Michitaka Kameyama
    • Organizer
      Proc. International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA)
    • Place of Presentation
      Las Vegas, Nevada, USA
  • [Presentation] An Area-Efficient Asynchronous FPGA Architecture for Handshake-Component-Based Design

    • Author(s)
      Yoshiya KOMATSU, Masanori HARIYAMA and Michitaka KAMEYAMA
    • Organizer
      Proc. International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA)
    • Place of Presentation
      Las Vegas, Nevada, USA
  • [Presentation] OpenCLを用いたFPGAベースFDTDアクセラレータの設計

    • Author(s)
      武井康浩,ハシタ ムトゥマラ ウィシディスーリヤ,張山昌論,亀山充隆
    • Organizer
      電子情報通信学会技術報告(信学技報) EST
    • Place of Presentation
      東北大学,仙台,日本
  • [Presentation] 人にやさしい応用を拓く「計算」技術

    • Author(s)
      張山昌論
    • Organizer
      IEEE CASS Kansai Chapter 技術講演会
    • Place of Presentation
      神戸大学,神戸,日本
    • Invited

URL: 

Published: 2015-05-28  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi