2012 Fiscal Year Annual Research Report
データ表現の工夫による高性能・高信頼浮動小数点演算器アレイに関する研究
| Project/Area Number |
24300019
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
高木 直史 京都大学, 情報学研究科, 教授 (10171422)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高木 一義 京都大学, 情報学研究科, 准教授 (70273844)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | (2)算術演算回路 / 演算器アレイ / オンライン誤り検出 |
|---|
| Research Abstract |
科学技術計算等、膨大な演算を伴う処理を電力効率よく、高速に行える計算機構として期待されている、浮動小数点演算器アレイについて、アレイ内でのデータの表現法を工夫することにより、高性能、高信頼の浮動小数点演算器アレイを構成する手法を開発することを目的として研究を進めた。平成24年度には、具体的には以下の研究を行い、成果を得た。
(1)浮動小数点演算器アレイの高性能化を可能とするデータ表現の研究
アレイ全体として、個々の演算をIEEE754標準で行う場合と同等の精度の計算結果を得られ、かつ、個々の演算がより効率よく行えるデータ表現法として、IEEE754標準の基本形式の指数部を1ビット拡張した表現形式を提案した。これにより、Denormalized数の扱いが不要となり、特に浮動小数点乗算器の構成法が容易になり、計算時間おおび面積の両面でより高性能な乗算器を構成できることを示した。
(2)浮動小数点演算器アレイの高信頼化を可能とする演算器構成法の研究
2^k-1を法とする剰余検査に基づく、オンライン誤り検出可能な乗算器の構成法について検討を行った。
また、桁上げビットの二重化によるパリティ検査に基づく、オンライン誤り検出可能な高速加算器の構成法を開発した。さらに、部分二重化により重大な誤りをオンラインで検出可能な乗算器の構成法を開発した。
(3)浮動小数点演算器アレイのシミュレータの開発
アレイ全体での計算精度等を解析するために、さまざまな構成(相互結合の形態・方式)の演算器アレイに対応でき、さまざまなデータ表現および丸め処理方式を扱えるシミュレータの開発に着手し、基本的な機能の開発を終えた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
浮動小数点演算器アレイの高性能化を可能とするデータ表現の研究は、ほぼ計画通りに進展している。浮動小数点演算器アレイの高信頼化を可能とする演算器構成法の研究は、剰余検査に基づく構成法は予定より若干遅れ気味であるが、平成25年度から本格的に取り組む予定であったパリティ検査に基づく構成法および二重化に基づく構成法は計画以上に進展し成果が得られつつある。浮動小数点演算器アレイのシミュレータの開発は、計画よりも早く、基本的な機能の開発を終えた。
|
| Strategy for Future Research Activity |
おおむね当初の計画通りに進めるが、浮動小数点演算器アレイの高信頼化を可能とする演算器構成法の研究に関して、パリティ検査に基づく構成法および二重化に基づく構成法について予想以上の成果が得られそうであるので、ここに重点を置く予定である。
|
| Expenditure Plans for the Next FY Research Funding |
年度末に予定していた、研究協力者との研究打合せのための出張を取り止め、TV会議システムで行ったため、約3万円の次年度使用額が生じた。高信頼な演算器の構成法について、当初の予想以上の成果が得られているので、その成果発表に要する経費(論文掲載料等)に充当する。
|
