2014 Fiscal Year Annual Research Report
先端デバイスを用いた論理回路の高信頼化タイミング設計手法の研究
| Project/Area Number |
24500061
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
高木 一義 京都大学, 情報学研究科, 准教授 (70273844)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | 論理回路 / 論理関数 / タイミング設計 / レイアウト設計 / 超伝導単一磁束量子デバイス |
|---|
| Outline of Annual Research Achievements |
平成26年度は、前年度に開発した超伝導単一磁束量子論理回路の自動配置および配線手法の洗練、および、超伝導デバイスを用いた新しい回路方式である断熱型磁束量子パラメトロンを用いた論理回路の設計のための基礎的な研究を行った。
研究期間を通じて得られた成果は主に下記の2点である。
1. 超伝導単一磁束量子論理回路の自動配置および配線手法を開発した。提案手法は、素子や動作環境のばらつきに対する動作余裕を最大にするレイアウトを得ることを目標としている。まずクロックツリー合成と同時に求められる素子の概略配置に従い初期詳細配置を決定する。次に、クロック、データの順に配線を行い、各信号がタイミング制約範囲の中央に到着するよう配線長を調整する。本手法により、これまでタイミング設計が困難であり最終的には人手でチェック、修正が必要であった単一磁束量子論理回路のレイアウト設計の自動化が可能になり、動作余裕の広い高信頼な回路の設計が容易になった。
2. 断熱型磁束量子パラメトロンを用いた論理回路の設計のための、最小段数回路を求める手法を開発した。断熱型磁束量子パラメトロンは、大規模回路が制作可能になりつつある超低電力論理デバイスであり、多数決ゲートを基本論理素子とする。本研究では、5変数までの全ての論理関数に対し、3入力多数決ゲートを用いた最小段数の回路を列挙した。これまで、4変数以下の論理関数の最小段数は知られていたが、5変数論理関数全てが4段の3入力多数決回路で実現できることを初めて示した。論理回路の段数は動作速度を大きく左右するため、高速回路の設計のためには段数の最小化は重要である。本研究で得られた成果は、6変数以上の一般の論理関数に対する、タイミング最適化能力の高い論理合成手法のためにも有用と考えられる。
|
