2012 Fiscal Year Research-status Report
画像処理ＬＳＩ設計のためのモデルベース自動合成ツールの構築
| Project/Area Number |
24500063
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | Kobe University |
|---|
Principal Investigator |
黒木 修隆 神戸大学, 工学(系)研究科(研究院), 准教授 (90273763)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
沼 昌宏 神戸大学, 工学(系)研究科(研究院), 教授 (60188787)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | 画像処理 / FPGA / 超解像 |
|---|
| Research Abstract |
本プロジェクトの目標は３年で画像処理ＬＳＩのモデルベース設計ツールを開発・公開することである。
初年度（平成24年度）はソフトウェアベースで既に完成済みの各種の画像処理モジュールをハードウェア上に実現し、その記述言語であるVerilogのデータベースを充実させることを目標とした。具体的には超解像システムを題材とし、アルテラ社製のFPGA上で各種の画像処理モジュールが動作することを確認した。超解像システムとは、近年の４Ｋディスプレイの発展を支える重要な技術である。これらの研究成果は、学術論文1件、国際会議1件、国内会議4件で公開している。
また、モデルベース設計によって様々な画像処理アルゴリズムが簡単に設計できることを示すため、上記の超解像に関する４つのバリエーションモデルを設計し、Web上で公開した。（http://cas.eedept.kobe-u.ac.jp/WelcomeES1/OpenSoft/SRApplications/index.html）
以上のように、研究成果を挙げるとともに、それらを広く公開することによって産業界に貢献することができた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
初年度は各種の画像処理モジュールをハードウェア上に実現し、その記述言語であるVerilogのデータベースを充実させることを目標とした。そして、画像処理システムの一例として超解像システムをFPGA上に完成させた。これを通してVerilogによる基本的なモジュールを準備することができた。その成果は学術論文、国際会議、国内会議等で発表している。
また、本研究に必要な設備として、アルテラ社製のFPGA、CADソフトウェアQuartusII、および開発用PCを計画通り準備した。
以上のように、研究は順調に進展しており、初年度の研究目標はほぼ達成できたと考える。
|
| Strategy for Future Research Activity |
本プロジェクトは計画通り２年後にモデルベースＬＳＩ設計ツールの完成を目指す。
次年度（平成25年度）の目標は、画像処理アルゴリズムのモデル記述から、ハードウェア記述であるVerilogを自動生成する機能を実現することである。これによって画像処理アプリケーションの開発効率を向上させる。具体的には初年度に人手で構築したVerilog記述について、モジュール別に生成ルールを決定し、人手を介さない完全自動合成を目指す。研究の中間成果については逐次、論文・学会・Webを通して公開する予定である。
|
| Expenditure Plans for the Next FY Research Funding |
次年度（平成25年度）は２年後の完成を目指すモデルベース設計ツールに関して、ユーザインターフェース部分の設計を開始するため、Windows上で動作するソフトウェア開発環境を購入する。また、FPGAの開発環境を追加で購入することにより、チーム全体の研究効率をさらに向上させる予定である。
本研究の成果については初年度と同様に学術論文、国際会議、国内会議等で発表するため、印刷製本費、および出張旅費等を使用する。
|
