2013 Fiscal Year Research-status Report
| Project/Area Number |
24500287
|
|---|
| Research Institution | Ritsumeikan University |
|---|
Principal Investigator |
藤田 智弘 立命館大学, 理工学部, 教授 (40340492)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
小倉 武 立命館大学, 理工学部, 教授 (10388126)
熊木 武志 立命館大学, 理工学部, 講師 (60452596)
|
|---|
| Keywords | セルオートマトン / 動的輪郭法 / CAM / ハードウェアIP |
|---|
| Research Abstract |
本研究は三つの研究項目（アルゴリズム、ハードウェアアーキテクチャ、アプリケーション）に分かれ、それぞれの項目を分担者がひとりずつ担当し連携をとりながら研究を行っている。項目ごとに研究実績をまとめる。
アルゴリズムはセルラーオートマトンを元にした動的輪郭法の提案をおこない、性能評価をすすめている。本研究テーマはハードウェア(CAM2)上への実装を最終目標としており、ハードウェアとの親和性を考慮したアルゴリズム設計を目指している。CAM2上での処理が容易になるよう、動的輪郭法をセルラーオートマトンをもとに構築した。結果、CAM2上での実行ステップを、従来のアルゴリズムに比べて大幅に減らすことができた。この成果をもとに、本アルゴリズムの物体追跡システムへの適用を進める。
ハードウェアアーキテクチャはアルゴリズム分野での動的輪郭の実装を進めながらアーキテクチャの評価を進めている。さらに、アーキテクチャ評価を効率的にすすめるためにCAM2のコアをハードウェアIP化した。本IPを使うことで、アルゴリズムに即したアーキテクチャをFPGAにより構成可能となり、より柔軟かつ迅速にアーキテクチャの評価が可能となる。現在IPの作成は完了しており、アーキテクチャの検討に移っている。
アプリケーションは、物体追跡システムの検討を行っている。アルゴリズム分野との連携をとりながらアプリケーションの構築を行って行く。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
昨年度計画通り動的輪郭法（スネークス）を題材にとったアルゴリズムの設計を行った。しかし、セルラニューラルネットワーク(CNN)とセルオートマトン(CA)の組み合わせではリアルタイム処理に十分な速度が得られないことがわかった。そこで、すべての処理がCAのみからなるアルゴリズムに書き換え、処理フローの最適化をおこなった。当初計画では本年度において新しいアプリケーションを題材にする予定であったが、これは書き換えを行ったため着手できなかった。しかし、新アルゴリズムに着手することの本来の目的である、計算パラダイム間の組み合わせの試行はスネークスを題材に十分に行うことができたと考えている。
ハードウェアアーキテクチャにおいてはマルチレイヤー構造のアーキテクチャの検討を当初計画していた。これについてはハードウェアIPの開発により効率良くアーキテクチャの検討、検証を行うための道筋をつけることができた。ほぼ、当初の計画とおり研究を進めることができた。
アプリケーションはアルゴリズムとの連携において、スネークスの開発に一年余分を要したため未着手である。しかし、アルゴリズム分野においてケーススタディをつむことができたので、これを元に発展して行く予定である。
|
| Strategy for Future Research Activity |
アプリケーションの研究加速が急務となっている。
動的輪郭法（スネークス）の実装を完了するとともに、追跡システムの構築はこれを応用することで構築可能と思われる。まずは、このシステムの構築に注力し今年度中の完成を目指す。さらに、このシステムを元に別の分野へのアプリケーションの展開をはかりたい。例えば、社会特徴量の概念変位の追跡をこの追跡システムに適用するなどが考えられる。追跡システム構築と並行しながら、今年度後半に検討を進めていきたい。
|
| Expenditure Plans for the Next FY Research Funding |
物品費としてCAM2ボードシステムを計上していた。しかし、研究効率等を考えて、CAM^2のアーキテクチャの評価検討のためハードウェアIPの開発に切り替えた。そのため、あらかじめ計上していたボードシステムの見積もりとIP開発費に差が生じた。
上記で開発したハードウェアIPは、まずFPGA上に実装を行う。そのためのデバイス購入資金の一部にあてる予定である。
|
