2012 Fiscal Year Research-status Report
化合物半導体ナノワイヤ／ＣＭＯＳ集積化によるラボオンチップ
| Project/Area Number |
24560414
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | Sophia University |
|---|
Principal Investigator |
和保 孝夫 上智大学, 理工学部, 教授 (90317511)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | ナノワイヤ / ΔΣ変調器 / A/D変換器 / 誘電泳動 / 弱反転 / 逐次比較 / 国際情報交換 / ドイツ |
|---|
| Research Abstract |
１．CMOS 回路設計/試作評価：ナノワイヤとの組み合わせを前提として、逐次比較型A/D 変換器およびΔΣ型A/D 変換器を対象として低消費電力動作を目指した回路設計/試作を行った。前者では、2分探索アルゴリズムに冗長性（拡張ノンバイナリ方式）を組み込み、判定精度要求条件を緩和することを試みた。スプリットキャパシタ回路を基本とするA/D変換器を設計し、サンプリング周波数2MHz、8ビット動作を回路シミュレーションにより確認した。一方、後者では、弱反転動作インバータを採用した2次ΔΣ変調器を設計し、0.18μmCMOS技術で回路試作を行った結果、電源電圧0.9V、バンド幅2kHz、オーバサンプリング比125において、有効分解能8ビット、消費電力0.28mWを得た。
２．集積化プロセス：誘電泳動に基づきInAsナノワイヤをSi基板上に堆積させる電界アシスト自己整合プロセス（FASA）に関する検討を行った。FASA電極間を流れる微少電流を観測した結果、電極材質や堆積条件を工夫することで、1本のナノワイヤ堆積に伴う微弱な電流変化を観測することに成功した。測定精度をさらに向上させることで、堆積過程制御技術の確立に応用できる。
３．総合試作：1.で述べた弱反転インバータベース低消費電力ΔΣ変調器を搭載したCMOS基板上に、2.に述べたFASA技術を用いてInAsナノワイヤを堆積させ、CMOS回路との一体化構造を実現した。InAsナノワイヤを入力抵抗に用いてΔΣ変調器のデジタル出力を測定した結果、入力電圧変化に対応するパルス密度変化を出力波形で確認できた。ナノワイヤとCMOS回路間で良好な電気的コンタクトが実現でき、全体として正常に動作していることを示す結果を得た。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
CMOS 回路設計においては、シミュレーションによる動作原理確認およびチップ試作による性能実証実験が順調に進んだ。特にΔΣ変調器の試作評価結果は、従来の最高性能に匹敵するもので、引き続き回路構成の最適化により低消費電力/高分解能動作の実現が期待できる。
また、集積化プロセスに関しても、ナノワイヤ堆積プロセスのモニタが可能になるなど順調に進展した。これらの成果を組み合わせたナノワイヤCMOS融合集積回路試作に関しては、ナノワイヤとCMOS回路のチップ上での電気的なコンタクトを実現し、回路動作に成功するという当初の計画以上の成果を得た。従来からカーボンナノチューブと簡単なCMOS増幅回路の一体化構造についての報告例はあったが、ΔΣ変調器のような高度な機能を有するCMOS回路とナノワイヤの組み合わせは報告者の知る限り初めてである。しかもInAsは表面に高濃度電子層が形成され、抵抗率が表面吸着に敏感であることが期待できることから、今後のセンサ応用に有望であると考えられる。
一方、上記の検討課題を優先させたためNW 応答解析に関しては大きな進展は得られなかったが、今年度の成果を適用することで検討を加速できると考えている。以上の理由により、おおむね順調に進展していると判断した。
|
| Strategy for Future Research Activity |
１．CMOS 回路設計：ΔΣ変調器の回路構成に関する検討を進め、フィードフォワード方式の採用も視野に入れて、一層の低消費電力動作を目指す。また、VCO をベースとした時間領域デジタル変換方式に基づくA/D 変換器の設計に着手し、低電圧/低消費電力化を可能性を追求し、上記ΔΣ型との比較検討を行う。一方、クロック発生に必要なPLL 発振器を設計し、回路試作評価を行う。ΔΣ型、逐次比較型を対象に、NW 特性にマッチングする再構成可能な回路構成を追究する。
２．NW 応答解析：2012年度で実現したCMOS一体化構造を利用して、ac (rf)コンダクタンス変化の測定に着手し、周波数特性、過渡応答の違いから吸着物質種の選択性センシングの可能性を追求する。
３．集積化プロセス：誘電泳動現象に関する解析をすすめ、FASA 技術をさらに高度化させる。pn 接合内蔵コアシェル型NWを用いた発光実験を開始する。また、オーム性電極の接触抵抗低減化に取り組む。
４．総合試作：第１次試作結果と個別検討結果をフィードバックして、第２次および第３次試作を実施する。発振器、ランプ波発生器を搭載して、NW の動的特性測定を実施することを目標とする。また、ガス導入チェンバを用いた化学吸着特性の評価にも着手する。最終的にはラボオンチップ型センサのプロトタイプ実現を目指す。海外共同研究者との共同研究の成果を主テーマとするシンポジウムを企画する。
|
| Expenditure Plans for the Next FY Research Funding |
該当なし
|
-
-
[Journal Article] InAs nanowire circuits fabricated by field-assisted self-assembly on a host substrate2012
Author(s)
Kai BLEKKER, Rene RICHTER, Ryosuke ODA, Satoshi TANIYAMA, Oliver BENNER, Gregor KELLER, B. MUENSTERMANN, Andrey LYSOV, Ingo REGOLIN, Takao WAHO, Werner PROST
-
Journal Title
IEICE Trans. on Electronics
Volume: E95-C, No. 8
Pages: 1369 - 1375
Peer Reviewed
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
