2012 Fiscal Year Research-status Report
時間精度を利用した高精度ＡＤ変換器の高速化に関する研究
| Project/Area Number |
24560420
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Research Institution | Tokyo City University |
|---|
Principal Investigator |
堀田 正生 東京都市大学, 知識工学部, 教授 (40409371)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | ＡＤ変換器 / アナログ・デジタル混載ＬＳＩ / 高精度変換技術 / 縦続二重積分形ADC |
|---|
| Research Abstract |
本研究では、ナノCMOS時代のアナログ回路の性能劣化に対する課題解決のために、時間精度を利用した高精度アナログ・デジタル変換（ADC）回路技術の開発を目的としている。具体的には、18ビット以上の高精度AD変換を実現するために積分形AD変換方式を取り上げた。時間精度の良いクロック、すなわち時間精度を利用することで、他の変換方式に比べて高精度化を比較的容易に実現できる。しかし、変換時間が遅いという問題の解決のための高速化技術として縦続二重積分形ADCを検討している。
縦続二重積分形ADCは重みの異なる2つの基準電流源を用いて積分時間を短縮する手法である。積分が終了する近辺 (積分器の出力が 0Vとなる付近)での精密な変換のために、小さい基準電流源を使用して高精度変換を行い、それ以前では大きな基準電流源を用いて高速化する手法である 。しかし、この手法で18bit精度を得るためには、精密と高速の積分を行う基準電流源の重みの比を 18bit精度で実現する必要がある。このために、基準電流源にパルスを用い、一定時間内に発生する電流パルスの個数で比を取ることで実効的に正確な電流比を実現する方法を提案した。
この方式を実現するために、積分器を構成する増幅器の有限利得や基準電流源の出力抵抗がADCの直線性に与える影響を検討した。積分器回路をTSMC 90nm CMOSプ ロセスを用いて設計し、SPICEシミュレーョンにより18bit精度の実現可能性を確認した。さらに、AD変換回路の全体構成を検討し、 MATLABシミュレーョンにより正しく動作することを確認した。また、各基準電流源の値に誤差があっても平均化により精度を上げる方法を提案し、誤差が±1LSB以内とその効果も確認した。
これらに関連する研究成果を、電気学会電子回路研究会で発表した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成24年度はパルスを用いた縦続二重積分形AD変換器の基本方式と構成の検討を行い、積分器の周波数特性とパルス周期が線形性に与える影響や高速積分から精密積分への切り替え方法などの基本方式を検討し、具体的な回路構成を決定するという目標に対して、積分器回路の線形性に関する検討や定電流源の出力抵抗の線形性に与える影響の検討を行い、実現可能性を示した。また、 MATLABによるシミュレーョンで基本方式と回路構成が正しく動作することを確認した。以上から、目標に対してほぼ順調に進展していると言える。
|
| Strategy for Future Research Activity |
縦続二重積分形AD変換器において線形性を決定する要素に積分器がある。具体的に集積化できる演算増幅器を設計し、演算増幅器の利得と周波数特性によるAD変換速度の限界を明らかにする。また、ICに搭載できるMIMキャパシタに関して、どの程度の線形性が得られるかを明らかにする必要があるが、このMIMキャパシタの損失に関するデータがないのが実情である。そこで、積分回路、比較器回路やパルス発生回路などの基本回路の確認と、MIMキャパシタを用いた積分回路の線形性を測定するための要素回路ICの試作を行う。
|
| Expenditure Plans for the Next FY Research Funding |
平成25年度でも、予定通り執行し計画通り研究を進める予定である。
|
