2013 Fiscal Year Research-status Report
時間精度を利用した高精度ＡＤ変換器の高速化に関する研究
| Project/Area Number |
24560420
|
|---|
| Research Institution | Tokyo City University |
|---|
Principal Investigator |
堀田 正生 東京都市大学, 知識工学部, 教授 (40409371)
|
|---|
| Keywords | ＡＤ変換器 / アナログ・デジタル混載ＬＳＩ / 高精度変換技術 |
|---|
| Research Abstract |
本研究では、ナノCMOS時代のアナログ回路の性能劣化に対する課題解決のために、時間精度を利用した高精度アナログ・デジタル変換（ADC）回路の開発を目的としている。積分形AD変換方式を採用して時間精度の良いクロックすなわち時間精度を利用することで高精度化を比較的容易に実現できるが、変換時間が遅いという問題があり、その問題解決のために縦続二重積分形ADCを検討している。
昨年度は、縦続二重積分形ADCにおいて、精密と高速の積分を行う基準電流源の重みの比を基準電流源にパルスを用いて一定時間内に発生する電流パルスの個数の比で実効的に正確な電流比を実現する方法を提案した。
今年度は、この方式の主要構成要素である積分器を構成する増幅器の有限利得や基準電流源の出力抵抗および積分を制御するMOSスイッチのオフ抵抗がADCの直線性に与える影響をTSMC 90nm CMOSプロセスのI/Oトランジスタを用いて、SPICEシミュレーョンにより検討し、次の結果を得た。
（１）増幅器の増幅率と定電流源の出力抵抗による線形性誤差の関係を理論的に導出し、シミュレーションとの比較を行った。増幅率が80dB程度であれば、定電流源電流を1.3μAで、L=1μm，W=10μm程度のトランジスタを用いることで18bit精度が得られる。
（２）積分容量の放電用スイッチのオフ抵抗による線形性誤差は、増幅率が80dB程度であれば、L=1μm，W=20μm程度のトランジスタを用いることで18bit精度が得られる。また、定電流源の出力抵抗とスイッチトランジスタのオフ抵抗では誤差の極性が反対となり、誤差が相殺されるトランジスタサイズが存在することを明らかにした。
また、MIMキャパシタを用いた積分回路の線形性を測定するための要素回路ICの設計を行った。その他のADC高精度化に向けた検討を行い、その成果の学会発表を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成25年度は縦続二重積分形AD変換器の線形性を決定する積分器を集積回路で実現するときの線形性誤差を明らかにし、要素回路ICの試作を行うという目標に対して、積分器を構成する増幅器の有限利得や基準電流源の出力抵抗および積分を制御するMOSスイッチのオフ抵抗がADCの直線性に与える影響を明らかにした。また、 MIMキャパシタを用いた積分回路の線形性を測定するための要素回路ICの設計を行った。以上から、目標に対してほぼ順調に進展していると言える。
|
| Strategy for Future Research Activity |
縦続二重積分形AD変換器において線形性を決定する要素である積分器を、具体的に集積化できる演算増幅器とICに搭載できるMIMキャパシタで実現したときに、どの程度の線形性が得られるかを明らかにする。これらのデータを用いて、精密と高速の積分を行う基準電流源の重みの比を基準電流源にパルスを用い、一定時間内に発生する電流パルスの個数の比で実効的に正確な電流比を実現する縦続二重積分形ADC方式の実現可能性を明らかにする。
|
| Expenditure Plans for the Next FY Research Funding |
積分器の非線形性に関する検討を理論とシミュレーションを優先して実施し、実験検討を次年度にしたことにより実験基板作成費用分の差額が生じた。
次年度使用額は実験基板作成に使用し、その他は、予定通り執行し計画通り研究を進める予定である
|
