2014 Fiscal Year Annual Research Report
時間精度を利用した高精度ＡＤ変換器の高速化に関する研究
| Project/Area Number |
24560420
|
|---|
| Research Institution | Tokyo City University |
|---|
Principal Investigator |
堀田 正生 東京都市大学, 工学部, 教授 (40409371)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | AD変換器 / アナログ・デジタル混載LSI / 高精度変換技術 |
|---|
| Outline of Annual Research Achievements |
本研究では，CMOS微細化に伴うアナログ回路の性能劣化に対する課題解決のために，時間精度を利用した高精度積分形アナログ・デジタル変換回路（ADC）の実現を目的としている．積分形AD変換方式の高速化技術として縦続二重積分方式を採用し，縦続二重積分形ADCにおける精密と高速の積分を行う基準電流源の重みの比を基準電流源にパルスを用い，一定時間内に発生する電流パルスの個数の比で正確に電流比を実現する方法を提案した．この方式の主要構成要素である積分器を構成する増幅器の有限利得や周波数特性，基準電流源の出力抵抗および積分を制御するMOSスイッチのオフ抵抗がADCの直線性に与える影響を検討した．理論的な検討と，実用プロセスであるTSMC 90nm CMOSプロセスを用いてSPICEによる回路シミュレーョンにより線形性に関する検討を行い，次の結果を得た．
（１）サンプリング周波数2kHz，変換精度18ビットに対して，ローテンションパルス電流源を用いることでパルス周期は約130MHzに低減でき，積分器に用いる演算増幅器も80～100dB程度の増幅率と30Hz程度の高域遮断周波数を有していれば問題ないことを理論的に明らかにし，従来の積分形と比較し128倍高速化の実現可能性を示した．
（２）増幅器の増幅率と定電流源の出力抵抗による線形性誤差の関係を理論的に導出し，回路シミュレーションを行った．増幅率80dB程度で，定電流源電流を1.3μAで，L=1μm，W=10μm程度のトランジスタを用いることで18bit精度が得られることを示した．
（３）積分容量の放電用スイッチのオフ抵抗による線形性誤差は，増幅率80dB程度で，L=1μm，W=20μmのトランジスタを用いることで18bit精度が得られることを示した．
また，MIMキャパシタを用いた積分回路の線形性を測定するための要素回路ICの設計試作を行った．
|
