2013 Fiscal Year Research-status Report
ワイドバンド通信システムにおけるアナログ歪み補正に関する研究
| Project/Area Number |
24560469
|
|---|
| Research Institution | Osaka Prefecture University |
|---|
Principal Investigator |
山下 勝己 大阪府立大学, 工学(系)研究科(研究院), 教授 (60158152)
|
|---|
| Keywords | 移動体通信 / 情報通信工学 / 先端的通信 |
|---|
| Research Abstract |
本研究の目的は，アナログ回路歪みである周波数選択性I/Q不均衡を，DSP技術により補正するものである．
先ず，周波数選択性I/Q不均衡を時間領域で補正するために，特定の通信規格に依存しない，すなわち，パイロット信号を必要としないブラインド推定アルゴリズムを提案する．提案手法の有効性については，MATLAB数値シミュレーションで，既存のブラインド補正手法である単一複素数フィルタおよび複数複素数フィルタとの比較検討を行う．
次に，FPGA 評価ボード装置の基本的動作等の確認を行う．なお，動作確認実験には，I/Q不均衡補正の回路化を実施するものであるが，実現可能性の高いシステムを構築するには，数値実験により得られたモデルをより回路化に適したモデルに改良する必要がある．ここでは，数値実験を通して，回路規模縮小化を主目的としたシステム設計を行う．
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
オーバーサンプリングされた受信信号の２次統計量を用いたI/Q不均衡ブラインド補正法に関する研究に関して，下関で開催された第28回信号処理シンポジウムで発表した．また，FPGA評価ボードを用いた取り組みとしては，韓国で開催された第28回International Technical Conference of Circuits/Systems, Computers and Communicationsに題目「FPGA Implementation of N-continuous OFDM with SLM for Sidelobe Suppression」で発表した．
|
| Strategy for Future Research Activity |
平成２６年度においては，FPGAを想定して回路設計を行い，試作システムを製作すると共に，試作システムの動作を検証する．
先ず，FPGAは真理値表に対応するLUT(Look Up Table)と呼ばれる素子が，マトリックス状に配列した構造となっているので，同構造に適した演算回路を設計する必要がある．従って，上記の観点に立った，I/Q不均衡補正の回路設計を行う．最後に，実際にFPGAを用いて回路を試作すると共に，同システムに対する回路規模及び動作速度等を検証する．なお，これらの実験の遂行に関しては，４名の大学院学生を実験補助として活用する．
|
| Expenditure Plans for the Next FY Research Funding |
FPGA評価ボードの実験に際し，予想以上の時間を要した．
当初計画の大学院学生２名を，更に２名を追加し，４名の大学院学生を実験補助として活用する．
|
Research Products
(6 results)
