2012 Fiscal Year Research-status Report
ストリーム処理技術を応用したシステム自動修復技術に関する研究
| Project/Area Number |
24650019
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
藤田 昌宏 東京大学, 大規模集積システム設計教育研究センター, 教授 (70323524)
|
|---|
| Project Period (FY) |
2012-04-01 – 2014-03-31
|
| Keywords | ハイパフォーマンスコンピューティング / ストリーム処理化 / デバッグ支援技術 |
|---|
| Research Abstract |
現在、many-core, GPU, FPGAなどが多数利用可能な計算環境が広く利用できるようになってきているが、効率的に計算を行うためには、それぞれに合わせたプログラム開発が必要である。本研究では、処理全体をストリームに対する演算・操作という形で実装するストリーム化実装のための設計支援技術を開発し、ほぼ同一のプログラムでmany-core, GPU, FPGA上への実装を可能にし、システム一般を高速化する環境を構築する。また、これを利用した効率的なデバッグ支援技術の研究を行う。
今年度は、応用として予定しているデバッグ支援技術の研究開発と実装を行った。これは、計画では平成25年度に実施する予定であったが、ターゲットとなるアプリケーションを明確にすることにより、計画しているストリーム処理化設計技術に必要な要件(ストリームの表現方法、ストリームの変換、など)を整理することができると考えたためである。このデバッグ支援技術としては、論理回路に対するアサーション抽出手法、および、論理回路のバグを検出するためのテストパターン数削減手法の研究を行った。アサーション抽出手法では、与えらえた大量のシミュレーションパターンの全てにおいて、論理回路内の信号間で常に成り立つ関係を抽出する。得られたアサーションを設計者がチェックすることにより、設計バグによって意図しない関係が成り立っているかどうかを判断することができる。この抽出は、高度に並列化することが可能であり、GPU上での初期実装・評価を完了し、汎用プロセッサによる実行に対する高速化を確認できた。テストパターン数削減手法については、回路中の任意の機能誤りを検出できる故障モデルを定義し、その検出に必要なテストパターン生成手法を研究している。初期評価により、いくつかの回路において、非常に少ないパターン数で故障の有無を判定できることが分かった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
今年度は、当初計画では、平成25年度に予定していたデバッグ支援技術の研究開発を前倒しで行い、ストリーム化設計支援技術に必要となる要件の整理を行った。デバッグ支援技術自体については、手動でGPU上に初期実装を行い、有意義な高速化を達成できている。また、本来、今年度に実施する予定であったストリーム化設計においてストリームを表現する手法についても、既に、初期検討を行っており、ライブラリに登録された演算器（パイプライン化されたものを多数含む）の組合せによってストリーム化された設計を表現するという着想に至っている。このアイデアを具体化し、デバッグ支援技術やその他の処理のストリーム化で利用する手前の段階まで来ている。以上より、当初の計画とは研究の順序を変えているものの、進捗はおおむね順調であると考えている。
|
| Strategy for Future Research Activity |
次年度は、計画の最終年度であり、ストリーム化設計支援技術の確立と、その評価として、設計デバッグ支援技術への適用を行うことを予定している。ストリーム化設計支援技術としては、前述のように、ストリーム処理（または、ストリーム化された設計）の表現方法の確立、あるストリーム表現から他のストリーム表現への自動変換、それらの自動変換の前後での等価性検証を研究開発する。また、これらの手法を適用して、デバッグ支援技術をGPUやFPGA上に実際に実装し、汎用プロセッサによる実行では適用が困難な大規模設計例題のデバッグ・解析を実現することを目指す。
全てをストリームとして表現された設計記述は、many-core, GPU, FPGAのいずれでも効率よく高速に実行することができ、設計システムに対する高速なエミュレーション環境を利用できる環境に応じて柔軟に実現できる。設計の自動修復は、その高速エミュレーション結果を利用して設計の内部動作をアサーションの形で収集し、そのアサーションを解析して、検証すべき新たなエミュレーションのためのテストパターンを自動的に生成、それらを用いてさらにエミュレーションを実行することでアサーションをさらに収集するという処理を繰り返し、設計の検証・解析を進めていく。結果的に集められたアサーションを整理して設計者に示し、「設計者の意図」としてアサーションそれぞれの妥当性を確認する。妥当ではないとされたアサーションは、関係する設計部分を抽出
し、修正（デバッグ）する。
|
| Expenditure Plans for the Next FY Research Funding |
次年度使用額は、物品費と旅費として使用する。物品費については、今年度は研究で使用するFPGAボードの調達をしていないため、その調達費用の一部とする。また、旅費支出が予定より少なかったことに、予定していた学会発表が論文執筆が予定より遅れたこともあり実現しなかったためである。次年度には、未発表の今年度の成果を国内会議、国際会議において発表していく予定であり、その費用として使用する。
|
