2012 Fiscal Year Research-status Report
| Project/Area Number |
24650020
|
|---|
| Research Category |
Grant-in-Aid for Challenging Exploratory Research
|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
中島 康彦 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (00314170)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
原 祐子 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (20640999)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | 新素材 / フレキシブルコンピュータ / 高信頼化 / 酸化亜鉛 / エミュレーション / 小型CPU |
|---|
| Research Abstract |
本研究の実施項目は、3つの柱からなる。
1. 酸化亜鉛回路のデバイスモデル構築と基本セルの選定、および、回路規模評価のための高機能極小CPUの仕様策定と設計
2. 新素材デバイスに適合しレイアウト生成を可能にするCADシステムの構築
3. 不安定素子が混入する状況かつ低周波数動作でも実用に耐えるための、自己修復機能を備える多数演算器型アクセラレータ構成方式
1.については、酸化亜鉛回路のデバイスモデル作成が進み、HSPICEによる回路シミュレーションに必要な4端子モデルの初版が出来上がった状況にある。本モデルを用いて、NCHのみからなる論理回路を評価中である。ただし、詳細な評価を行うには、最終ゴールである8ビットCPUの構成に必要な最小限の基本論理回路、および、回路規模の見積りが必要である。このため、デバイスレベルからのボトムアップ設計に加えて、CPUとして必要な機能を実現するためのトップダウン設計を開始した。単に8ビットCPUを実現しただけでは既存のソフトウェア資産を有効利用できないため、エミュレーションに特化した8ビットCPUを設計し、32bitOSを稼働可能な仕様を決定した上で、詳細な論理設計を行った。現在、FPGA上の8ビットCPUを用いて32ビットOSであるuClinuxが稼働している。2. については、既存のシリコンデバイス用ソース付きフリーＣＡＤ(Alliance)を利用できる環境を構築し、FPGA上に構築した8ビットCPUと同じハードウェア記述から、レイアウト情報を生成するフローを確立した状況にある。3. については、三重化を用いないシームレスな故障・不安定モジュール検出機構、故障個所の切り離し機構として、多数演算器を備えるアクセラレータを対象に、面積オーバヘッドの小さい自動冗長化や自己故障検出を含む様々な技術開発を行った。LSI化を行い所定の耐故障性能を確認した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初、極小CPUを用いたエミュレーション技術に関する研究計画は具体化していなかったものの、新素材によるコンピュータ開発には必須の機能であると認識し、既に基盤技術を確立している。また、当初、H25年度に予定していた耐故障アクセラレーション方式、および、H26年度に予定していた新素材に適合するCADシステムの構築にも着手している。具体的には、1.については、エミュレーションに特化した8ビットCPUの設計が完了し、FPGA上に構築した8ビットCPUを用いて32ビットOSであるuClinuxが稼働している。2. については、既存のシリコンデバイス用ソース付きフリーＣＡＤ(Alliance)を利用できる環境を構築し、FPGA上に構築した8ビットCPUと同じハードウェア記述から、レイアウト情報を生成するフローを確立した状況にある。今後は、酸化亜鉛デバイスへの合わせ込みを行う予定である。3. については、多数演算器を備えるアクセラレータを対象に、面積オーバヘッドの小さい自動冗長化や自己故障検出を含む様々な技術開発を行い、LSI化により所定の耐故障性能を確認した。以上のように、現在、研究目的に沿って、予定した項目および関連技術の開発に関し、網羅的に研究が進捗している状況にある。
|
| Strategy for Future Research Activity |
1. 酸化亜鉛回路のデバイスモデル構築と基本セルの選定、および、回路規模評価のための高機能極小CPUの仕様策定と設計に関しては、物質創成科学研究科の協力を得て、より精度の高いトランジスタモデルの構築、および、設計を完了した8ビットCPUに必要な基本セルの選定を進め、設計精度を上げていく。
2. 新素材デバイスに適合しレイアウト生成を可能にするCADシステムの構築に関しては、1.により得られた知見を元に、具体的にAllianceのライブラリ化を試み、新素材に合わせ込んだレイアウト情報の生成技術の構築を進める。
3. 不安定素子が混入する状況かつ低周波数動作でも実用に耐えるための、自己修復機能を備える多数演算器型アクセラレータ構成方式に関しては、LSI化までを完了したことから、一旦集結し、1.および2.の研究により新たな課題や知見が得られた場合にフィードバックすることを予定している。
|
| Expenditure Plans for the Next FY Research Funding |
Ｈ２４に研究を開始した直後から順調に進捗した結果、Ｈ２５年度開始早々にＬＳＩの試作を行える状況となった。試作費用を捻出するためにＨ２４年度は予算執行せず、Ｈ２５年度にまとめて執行することで、最大限効果的に予算を使用することができると判断した。Ｈ２４年度の旅費は主に運営交付金により賄った。Ｈ２５年度は、主に、試作を担当する学生に対する研究補助としての謝金、試作費用、情報収集や成果発表のための旅費に充当する。また、研究の進捗状況によっては、研究設備の増強にも充当する。
|
