2014 Fiscal Year Annual Research Report
| Project/Area Number |
24650020
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
中島 康彦 奈良先端科学技術大学院大学, 情報科学研究科, 教授 (00314170)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
原 祐子 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (20640999) [Withdrawn]
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | ディペンダブル / IGZO / 超小型CPU / エミュレーション / 回路冗長化 / PPC / 多数演算器アクセラレータ |
|---|
| Outline of Annual Research Achievements |
本研究の実施項目は、3つの柱からなる。1.酸化亜鉛回路のデバイスモデル構築と基本セルの選定、および、回路規模評価のための高機能極小CPUの仕様策定と設計; 2.新素材デバイスに適合しレイアウト生成を可能にするCADシステムの構築; 3.不安定素子が混入する状況かつ低周波数動作でも実用に耐えるための、自己修復機能を備える多数演算器型アクセラレータ構成方式。
1.については、連携研究者の研究室において酸化亜鉛回路を用いた基本ゲート作製が完了し、順次、全加算器などのより複雑な回路の作製に着手した状況である。研究代表者チームは前年度にCPUとして必要な機能を実現するためのトップダウン設計を完了しており、エミュレーションに特化した8ビットCPUおよび32ビットOSをFPGA上で稼働させている。また、前年度に10000トランジスタ程度で実現可能な既存テクノロジによるレイアウトが完成したことを受けて、本年度はレイアウトから取り出したネットリストを用いて、さらに、耐故障性を高める２種類の冗長設計技術開発を行った。１つは動作不能に陥った命令を別の命令により補完する技術、もう１つは基本ゲート機能を持たせた微小なメモリ機構により論理を補完するPPC技術である。
2. については、既存のシリコンデバイス用ソース付きフリーＣＡＤ(Alliance)を利用できる環境を構築した状態を維持している。
3. については、三重化を用いないシームレスな故障・不安定モジュール検出機構、故障個所の切り離し機構を備える多数演算器型アクセラレータの試作LSIが完成し、実際にα線源を使用した故障注入を行い、耐故障機能の有効性を確認した。
|
