2014 Fiscal Year Annual Research Report
補助スレッドによるメニーコアプロセッサの動的アーキテクチャ最適化の研究
| Project/Area Number |
24680004
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
近藤 正章 東京大学, 情報理工学(系)研究科, 准教授 (30376660)
|
|---|
| Project Period (FY) |
2012-04-01 – 2016-03-31
|
| Keywords | 計算機アーキテクチャ / 並列処理・分散処理 / ハイパフォーマンスコンピューティング / メニーコア / マルチスレッド |
|---|
| Outline of Annual Research Achievements |
これまで、補助スレッドによるプロセッサ内部構成最適化の一手法として、ソフトウェアからのキャッシュ置換制御を検討・評価したところ、ソフトウェアから粗粒度でハードウェアに制御方法を通知し、ハードウェアがそれに基づき制御を行うハイブリッド制御機構が高い性能向上効果があることが判明していたため、本年度はその応用として、分岐予測に関する制御や次世代主記憶メモリのアクセス制御を対象として適用範囲拡大の検討を行うとともに、最適化のアルゴリズムの改良を行った。特に、次世代主記憶メモリアクセス制御に関しては、主記憶デバイス間の通信レイテンシが問題となることがわかり、その遅延削減手法としてメモリ上でのキャッシング手法を検討した。まずはハードウェア制御によりアルゴリズムの効果を確かめたところ、約7.3%の性能向上効果があることがわかった。今後は、補助スレッドによる最適化制御へと展開する予定である。
また、メニーコアプロセッサのシミュレーションを効率的に行うべく、従来利用していたgem5以外のシミュレータとして種々の環境を試したところ、ゲント大学が主として開発しているSniperマルチコアシミュレータにより、数十コア規模のメニーコアプロセッサでも従来に比べて3桁以上の高速なシミュレーションが可能であることがわかり、当該シミュレータを用いた環境を構築中である。なお、評価環境整備の一環として、メニーコアプロセッサを高速かつスケーラブルに評価するためのFPGAを用いた評価環境の構築も実施中である。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
補助スレッドによるプロセッサ内部構成最適手法の適用範囲拡大に向けた評価や、新たな評価環境構築の目処が着いたため。
|
| Strategy for Future Research Activity |
まずは最終評価環境の構築を集中的に進め、構築したシミュレータを用いて補助スレッドによるアーキテクチャ制御アルゴリズム、ハードウェア・ソフトウェアハイブリッド制御手法、補助スレッドプログラミングのためのライブラリを統合し、当該コンセプトの有効性を明らかにする。
|
| Causes of Carryover |
メニーコアのシミュレーション評価が効率的に行えるようにシミュレーション環境の構築を実施中であり、それに適した計算機サーバを次年度に導入することにしたため。
|
| Expenditure Plan for Carryover Budget |
次年度の前半でシミュレーション環境の構築を完了し、あわせてサーバ用計算機の増設等をその際に行う予定である。
|
