2012 Fiscal Year Annual Research Report
ショットキー接合型SiCプラズモニックトランジスタの創製
| Project/Area Number |
24686008
|
|---|
| Research Category |
Grant-in-Aid for Young Scientists (A)
|
| Research Institution | Osaka University |
|---|
Principal Investigator |
細井 卓治 大阪大学, 大学院・工学研究科, 助教 (90452466)
|
|---|
| Project Period (FY) |
2012-04-01 – 2015-03-31
|
| Keywords | SiC / MOSトランジスタ / ショットキー接合 |
|---|
| Research Abstract |
低炭素社会の実現には半導体パワーデバイスの性能向上が不可欠である。本研究では、SiC特有の物性を活かした動作原理に基づく低エネルギー損失SiCパワーMOSトランジスタの創製を目的とする。本年度は、平面型ショットキーSiC-MOSFET実現に向けて、デバイス動作に要求されるショットキー障壁高さを検討すると共に、Ni,Al,Ti,Hfを4H-SiC(0001)基板上に成膜し、ショットキーダイオード特性評価を行った。デバイスシミュレーションを用いてショットキーMOSFETの動作検証を行ったところ、良好な動作特性を得るためにはショットキー障壁高さは0.3eV以下とする必要があることがわかった。Al,Ti,Hfを用いて作製したショットキーダイオードは、各金属の真空仕事関数が異なるにも関わらずショットキー障壁高さはいずれも約1.0eVであったことから、金属/SiC界面でフェルミレベルピニングが起きていることが示唆された。そこで、ショットキー障壁高さを変調するために、極薄の絶縁膜(SiO_2、AlO_x、TiOx_、HfO_x)を金属/SiC界面に挿入したところ、1.5nmのHfO_x層を挿入したHf/HfO_x/SiC構造で最も低いショットキー障壁0.61eVを得た。なお、挿入するHfO_x層が1nmよりも薄いとフェルミレベルピニング解放の効果が弱くショットキー障壁高さはほとんど変わらず、2nmより厚いと電子のトンネル抵抗が大きくなり電流が得られなかった。
また、参照デバイスとなる一般的なn^+/p接合を有するMOSFET作製プロセスの構築も行い、高温熱処理による表面荒れが電子移動度を劣化させることを明らかにした。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
MOS界面制御に関する知見を蓄積すると共に、MOSFET作製プロセスを構築した。また、ショットキーMOSFETに関しては、デバイスシミュレーションによりショットキー障壁高さを0.3eV以下とする必要があることを明らかにし、実験的には極薄HfO、膜を金属Hf/SiC界面に挿入することでショットキー障壁高さを1.0eVから0.6eVまで低減することに成功した。
|
| Strategy for Future Research Activity |
0.3eVのショットキー障壁高さを実現するために、BaOなどの金属酸化物についても電極材料としての可能性を検証する。また、ゲート絶縁膜として、sio,だけでなく、高誘電率膜であるAloNを用いたMosFET作製プロセスの構築も行う。
|
| Expenditure Plans for the Next FY Research Funding |
未使用額が発生した理由は、トランジスタ作製のためのイオン注入を外注する回数、およびエビ層付きSiC基板の購入枚数が予定より少なかったためである。翌年度には、上記の発注に加え、真空装置の保守のための消耗品や、デバイスシミュレーションのライセンス購入を予定しており、未使用額は来年度の研究費と合わせて使用する予定である。
|
