2013 Fiscal Year Research-status Report
ＦＰＧＡ向けメニーコアアーキテクチャによる計算高速化
| Project/Area Number |
24700033
|
|---|
| Research Institution | Hiroshima University |
|---|
Principal Investigator |
伊藤 靖朗 広島大学, 工学(系)研究科(研究院), 准教授 (40397964)
|
|---|
| Keywords | FPGA / メニーコア / DSP block / Block RAM / ハフ変換 / サポートベクターマシン |
|---|
| Research Abstract |
平成25年度では，メニーコアアーキテクチャの設計の一例として，引き続き二値画像中の直線を検出するハフ変換の新しいFPGAアーキテクチャの設計，及び実装を行った．ハフ変換とは，デジタル画像処理で用いられる特徴抽出法の一つで，パラメータ空間への投票処理をすることで，画像中の特徴（直線、円、楕円等）を検出する手法である．近年，FPGAには何百の組込みDSPブロックやブロックRAMが搭載されている．例えば，Xilinx社のVirtex-6ファミリFPGAには高速な乗算器，加算器，パイプラインレジスタ等で構成されたDSP48E1や18kbitのデュアルポートメモリであるブロックRAMが搭載されている．そのため，DSPブロックやブロックRAMを効果的に利用することは，FPGAを用いた計算高速化のためのもっとも重要な鍵の一つである．平成24年度で作成したハフ変換の回路を改良することにより、新しいアーキテクチャでは，DSP48E1の数を半分にすることに成功した．また，より精度の高い検出をするために，極大値フィルタを使用した．実装の結果，512×512の任意の画像に対して，ハフ変換を1.065msで実行することを確認した．また別の例としてサポートベクターマシンの評価プロセッサの設計・実装を行った．結果として128次元空間のデータに対して，１秒間に2.89M個のデータを分類することを確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
平成25年度の結果より，本研究テーマであるFPGA向けメニーコアアーキテクチャには，FPGAに搭載されるDSPブロックとブロックRAMの効果的に利用することが重要であることを認識できた．特に，DSPブロックの利用の効率化が回路の性能及びサイズに大きく影響することを示すことができた．
|
| Strategy for Future Research Activity |
平成25年度で得られた結果より，次年度以降も様々な問題に対して，メニーコアアーキテクチャを提案していく．具体的には，画像処理や数値演算などの問題に適用させていきたい．また，昨年度導入したVirtex-7シリーズFPGAでの実装も同時に行っていきたい．
|
| Expenditure Plans for the Next FY Research Funding |
最近，FPGAベンダから様々な新しいアーキテクチャのFPGAが提案されており，本研究テーマとマッチしたFPGAを搭載したボードを購入するため．
新しいアーキテクチャのFPGAを搭載したボードを購入する予定である．
|
