2015 Fiscal Year Annual Research Report
ＦＰＧＡ向けメニーコアアーキテクチャによる計算高速化
| Project/Area Number |
24700033
|
|---|
| Research Institution | Hiroshima University |
|---|
Principal Investigator |
伊藤 靖朗 広島大学, 工学(系)研究科(研究院), 准教授 (40397964)
|
|---|
| Project Period (FY) |
2012-04-01 – 2016-03-31
|
| Keywords | FPGA / DSPブロック / ブロックRAM / ハフ変換 / 多倍長演算 |
|---|
| Outline of Annual Research Achievements |
本研究では，FPGA 向けメニーコアアーキテクチャ開発環境の構築を目指した．近年，FPGAには何百の組込みDSPブロックやブロックRAMが搭載されている．例えば，Xilinx社のVirtex-6ファミリFPGAには高速な乗算器，加算器，パイプラインレジスタ等で構成されたDSPブロックや18kbitのデュアルポートメモリであるブロックRAMが搭載されている．そのため，DSPブロックやブロックRAMを効果的に利用することは，FPGAを用いた計算高速化のためのもっとも重要な鍵の一つである．
そこで本研究ではまず，DSPブロックやブロックRAMを用いて，デジタル画像処理で用いられる特徴抽出法の一つで，パラメータ空間への投票処理をすることで，画像中の特徴（直線、円、楕円等）を検出する手法であるハフ変換のFPGA実装を行った．具体的には，二値画像中の直線検出・円検出，グレイスケール画像を用いた高精度直線検出を，パラメータ空間を分割し，多数の演算器をFPGA上に並べることで効果的に並列計算を行うFPGA実装を提案し，既存の手法より高速に検出することを確認した．
さらに本研究では，この結果を元に，多倍長演算をサポートする超小型汎用プロセッサを設計・実装した．このプロセッサは，主に一つのDSPブロックと二つのブロックRAMで構成され，暗号計算や科学技術計算で用いられる多倍長演算を命令レベルでサポートすることにより，ハードウェア設計の経験がないソフトウェア設計者でも，専用回路とほぼ同じ性能の高速化をソフトウェアで実現できる特徴がある．また，このプロセッサ用のアセンブラ・コンパイラ・ハードウェアシミュレータを作成することで，ユーザが設計やデバッグが容易となる開発環境の整備も行った．
|
