2012 Fiscal Year Research-status Report
微細トランジスタの経年劣化効果を有効活用したPUFによるチップID識別システム
Project/Area Number |
24700042
|
Research Category |
Grant-in-Aid for Young Scientists (B)
|
Research Institution | The University of Tokyo |
Principal Investigator |
飯塚 哲也 東京大学, 工学(系)研究科(研究院), 講師 (10552177)
|
Project Period (FY) |
2012-04-01 – 2014-03-31
|
Keywords | 経年劣化 / NBTI / PUF / 時間-デジタル変換 |
Research Abstract |
様々なデジタル情報家電に広く利用されているシステムLSIにおいて、製造過程でLSIの内部にトラップ回路が挿入されたり、偽のLSIが製品に混入されたりすることで、システムLSIの内部情報や秘密情報が外部から盗み出される危険性が近年指摘されている。それらの危険性に対して、集積回路の製造ばらつきを固有の物理的特徴とみて、そのIDとして利用するシリコンPUFと呼ばれる技術が注目されている。本研究では、極微細CMOS技術におけるトランジスタ性能の経年劣化効果を積極的に活用することで、新規な構成で安定したID認証システムを実現可能なPUF回路を提案する。 本年度はチップ上のランダムな性能ばらつきによって生じる微細な遅延差を検出しその遅延差をデジタル信号に変換する新規回路を提案し、設計および実測による評価を行った。提案回路はチップ上の二つの回路の遅延差を記憶し任意回数再生可能な時間差記憶再生回路を備えており、そこからの時間差出力を複数回の時間-デジタル変換により高精細にデジタル信号に変換する構成を採用している。本回路によりチップ上で生じる僅かな時間差をデジタル信号に変換し、IDとして使用できる。さらに時間差記憶再生回路によって記憶された時間差情報を用いて、周波数もしくは信号のデューティー比からチップIDを決定する方式についても新たに検討を行っている。また、トランジスタの経年劣化効果はその入力信号パターンに強く依存するため、劣化量の正確な見積もりのためには回路シミュレーションと劣化シミュレーションを同時に行う必要がある。本年度はトランジスタの劣化効果であるNBTIについて、その物理現象を回路素子で表現し、一般的な回路シミュレータであるSPICEシミュレーションと同時にトランジスタの劣化量を推定する手法を提案した。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
オンチップ時間差検出器については本年度内で試作・評価まで完了することができた。トランジスタのストレスによる劣化量の実測については、単一のトランジスタの劣化の実測による検出が達成されている。また信号パターンに依存した劣化量推定を回路シミュレーションと同時に可能とする劣化シミュレーション手法を提案することができており、PUF回路の設計にこのシミュレーション手法を適用することができる。
|
Strategy for Future Research Activity |
本年度で開発・実証したオンチップ時間差検出器および劣化シミュレータを用いてPUF回路方式の検討・実装を行い、FPGA評価ボードを用いたチップID識別システムの実現を目指す。これらの回路方式およびシステムの有効性の実証を確固たるものとするため、チップ試作によって実際の性能評価を行う。同時に周波数やデューティー比、また閾値電圧差を直接検出する方式などの検討も行い、これらのオンチップ上での検出システムを検討しチップ試作による実機での性能評価を行う。
|
Expenditure Plans for the Next FY Research Funding |
次年度は、試作PUFの評価およびID識別システムの構築に用いるFPGA評価ボードを購入する予定である。また提案する回路方式の有効性の実証を確固たるものとするため、チップ試作によって実際の性能評価を行う予定であり、チップ試作費用、および試作チップの評価のための基板作成・評価環境構築のために使用する予定がある。また著名な国際会議や論文誌における本成果の公表を積極的に狙う。
|