システムＬＳＩのテスト効率化のためのアナログ回路向けストラクチャルテスト手法

2012 Fiscal Year Research-status Report

• Project/Area Number: 24700043
• Research Institution: The University of Tokyo
• Principal Investigator: 小松 聡 東京大学, 大規模集積システム設計教育研究センター, 准教授 (90334325)
• Project Period (FY): 2012-04-01 – 2014-03-31
• Keywords: ＶＬＳＩ設計技術

Research Abstract

本研究では、アナログ回路にディジタル回路向けのアイディア(ストラクチャルテスト)を活用するというアイディアに基づき、システムLSI の製造テストの効率化、低コスト化、高速化、を目指している。
テスト対象回路のアーキテクチャの設定として、基本的には、1つのLSIチップ上にディジタル回路とアナログ回路が混在しているアーキテクチャを想定し、アナログ回路の可制御性、可観測性を考慮して検討を行なった。平成24年度は、アナログ回路の「可制御性」と「可観測性」を定義するために、いくつかのアナログ回路モジュールに対して、入力スティミュラスとそれに対する出力の伝達特性について、SPICE回路シミュレーションによる解析と評価を行なった。その際に、可制御性、可観測性を向上させるためのテストポイント挿入によるテスト対象回路への影響を小さくするために、DCスティミュラスを利用することを前提とした。また、対象とする故障モデルについての検討を行ない、今年度は抵抗性の短絡のみを扱うこととした。25年度以降ではそのほかの故障モデルの導入を検討している。また、アナログ回路は電源変動によって特性が大きく変化するため、被試験デバイスの電源電圧変動を動的に制御することによる、アナログ回路の可制御性についての検討も行なった。その一つの手法として、被試験デバイスの電源電圧変動を動的に制御する手法の提案を行なった。
アナログ回路の「可制御性」「可観測性」に基づくストラクチャルテスト手法について、テスト容易化設計の自動化を支援するためのツールについては、現時点では、与えられたアナログ回路への故障注入、回路シミュレーションの実行および結果解析、について手動で行なっており、今後、自動化を目指す予定である。

Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

本研究では、アナログ回路のテストにディジタル回路のテストに用いられるストラクチャ
ルテストのアイディアを導入することで、システムLSIのテストを効率化することを目指している。ディジタル回路では論理値(0あるいは1)が論理演算を行なうブロックを伝播するということに基づいて可制御性、可観測性を利用しているが、アナログ回路ではそれらを一般化し、体系化することが困難であり、その部分に多くの時間を費やしたため、全体として「やや遅れている。」状態である。

Strategy for Future Research Activity

アナログ回路に対する可制御性・可観測性を基に、システムLSI を効率的にテストするためのテスト容易化設計フローの確立、および支援ツールの開発を行う。特に24年度に実施できなかったアナログ回路への故障注入、回路シミュレーションの実行および結果解析の自動化について重点的に行ない、多くの例題を実行することで提案手法の有効性を示すことを目的とする。ただし、支援ツール開発自体は本研究の主目的ではないため、支援ツールの完成度は低くなる可能性があるが、提案手法の有効性を実証するために十分な機能を有するレベルのものとする。

Expenditure Plans for the Next FY Research Funding

アナログ回路への故障注入、回路シミュレーションの実行および結果解析の自動化には、大量の計算量を必要とするため、それを支援するための計算機の導入を予定している。