2013 Fiscal Year Annual Research Report
システムＬＳＩのテスト効率化のためのアナログ回路向けストラクチャルテスト手法
| Project/Area Number |
24700043
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
小松 聡 東京大学, 大規模集積システム設計教育研究センター, 准教授 (90334325)
|
|---|
| Keywords | VLSI設計技術 |
|---|
| Research Abstract |
本研究では、アナログ回路にディジタル回路向けのアイディア(ストラクチャルテスト)を活用するというアイディアに基づき、システムLSI の製造テストの効率化、高精度化、低コスト化、高速化、を目指して研究を行った。
テスト対象回路のアーキテクチャの設定として、基本的には、1つのLSIチップ上にディジタル回路とアナログ回路が混在しているアーキテクチャを想定し、アナログ回路の可制御性、可観測性を考慮して検討を行なった。平成24年度は、アナログ回路の「可制御性」と「可観測性」を定義するために、いくつかのアナログ回路モジュールに対して、入力スティミュラスとそれに対する出力の伝達特性について、SPICE回路シミュレーションによる解析と評価を行なった。その際に、可制御性、可観測性を向上させるためのテストポイント挿入によるテスト対象回路への影響を小さくするために、DCスティミュラスを利用することを前提とした。平成25年度は、アナログ回路のテスト時に必須となる、オンチップでの信号サンプラ技術について重点的に検討を行った。アナログ－ディジタル変換および時間－ディジタル変換のための信号サンプラ回路について、複数のコンパレータあるいはアービタを同時に動作させ、それら複数の出力を確率的に扱う「確率的サンプラ」の性能向上の検討を行い、アナログ回路の高精度なテストに有効であることを示した。
また、アナログ回路は電源変動によって特性が大きく変化するため、被試験デバイスの電源電圧変動を動的に制御することによる、アナログ回路の可制御性についての検討も行なった。その一つの手法として、被試験デバイスの電源電圧変動を動的に制御する手法の提案を行なった。
これらの技術は、今後のアナログ回路の「可制御性」「可観測性」に基づくストラクチャルテスト手法をより広く活用するために資することができると考えられる。
|
