2015 Fiscal Year Annual Research Report
細粒度可変パイプライン段数構造を用いた高性能低消費電力プロセッサに関する研究開発
| Project/Area Number |
24700047
|
|---|
| Research Institution | Mie University |
|---|
Principal Investigator |
佐々木 敬泰 三重大学, 工学(系)研究科(研究院), 助教 (20362361)
|
|---|
| Project Period (FY) |
2012-04-01 – 2016-03-31
|
| Keywords | 低消費電力プロセッサ / 可変パイプライン構造 / パイプラインプロセッサ / プロセッサアーキテクチャ |
|---|
| Outline of Annual Research Achievements |
近年、プロセッサの性能向上に伴う消費電力の増大が大きな問題となっている。例えば大規模データセンターにおいては、運営コストの大部分を計算機や計算機冷却用の空調設備による電気料金が占めている。また、近年では地球温暖化への対策やエネルギー資源問題への対応の観点からも、計算機の低消費電力化に強い関心が集まっている。一方、バッテリにより駆動するノートパソコンやネットブック、スマートフォン等の携帯端末においても高性能プロセッサが搭載されつつあり、これらの分野においても低消費電力化への要望は強くなっている。
そこで、研究代表者らはこれまでに提案手法の詳細設計、及び実LSIの実装を行った。これにより、より現実的な評価環境であるスーパスカラプロセッサをASICフローで設計できることを明らかにした。また、これまでスーパスカラプロセッサでの可変構造に関する議論は行われてこなかったが、新規にソフトウェアシミュレータを構築することで最適なプロセッサの構成方法を明らかにした。設計したLSIは製造後に設計の問題点が見つかったため、当初計画で挙げていた実チップを用いた評価を行うことはできなかったが、その後の設計データの改良、及びシミュレーション評価により、その有効性を一部明らかにした。また、当初計画では可変構造を適用するのをプロセッサコアに限定していたが、キャッシュシステムへも動的構成手法を適用することで、更なる高性能低消費電力化を達成できることを明らかにした。
|
