2013 Fiscal Year Annual Research Report
ディザ信号を応用する事で無線ＬＡＮチップの受信回路部を安価に実装可能にする技術
| Project/Area Number |
24700049
|
|---|
| Research Institution | University of Yamanashi |
|---|
Principal Investigator |
兼本 大輔 山梨大学, 医学工学総合研究部, 助教 (90603332)
|
|---|
| Keywords | A/D変換器 / 1bit分解能 / 無線 |
|---|
| Research Abstract |
はじめに，前年度で提案したディザ信号発生機能を有した1bit分解能A/D変換器の更なる解析及び改良を実施した．ディザ信号量の増加は非線形性の抑制につながるが，雑音レベルが上昇する．そこで，ディザ量を可変に出来るシステムを考案し，「線形性が高く」かつ「最も雑音量が抑制できる」混入ディザの最適量を明らかにした．その後，0.18μm CMOSプロセスを用いてマスクパターンを作成した．作成したマスクパターンによると，本提案1bit分解能A/D変換器の大半はディジタル回路で構成出来る事から，CMOSプロセスの微細加工技術の恩恵を享受しやすい回路構成であることが分かった．
本研究では更なる小型実装・SNRの改善をめざし，新たな回路を提案した．この回路では，1bit分解能A/D変換器が有するヒステリシス効果を応用する事で，単発正弦波入力で生じる出力パルス周期性を崩し，歪成分を抑える機能が実現出来ている．こちらの回路も0.18μm CMOSプロセスを用いて試作し，その動作を確認した．検証の結果，小面積構成を実現しながら約7dB程度のSNR改善が期待できる事が分かり，無線LANチップの小型化に大きく貢献できた．
本研究結果は国際会議IEEE Symposium on Low-Power and High-Speed Chips 2014にてBest Poster Awardを受賞するなど，高い評価を受けている．現在は以上の成果を論文として公開する為の準備を進めている．
|
