誘導結合通信を用いた無線接続型ジッタ情報試験システムの開発

2012 Fiscal Year Research-status Report

• Project/Area Number: 24760266
• Research Category: Grant-in-Aid for Young Scientists (B)
• Research Institution: Nagoya University
• Principal Investigator: 新津 葵一 名古屋大学, 工学(系)研究科(研究院), 講師 (40584785)
• Project Period (FY): 2012-04-01 – 2015-03-31
• Keywords: 半導体集積回路 / アナログ回路 / ジッタ / クロック回路 / テスト容易化 / 低電力化回路技術 / 高速化回路技術 / デジタル回路

Research Abstract

本年度は、誘導結合型無線接続ジッタ情報システムの構築を目的として、回路全体のアーキテクチャの検討・基盤技術の半導体集積回路(相補型金属酸化膜半導体集積回路、CMOS、シーモス)での第一次検証を行った。まず、回路全体のアーキテクチャについては送信機側に位相検出器回路（計測対象となるタイミング・ジッタは理想タイミングからの時間的なずれ・ゆらぎに相当するため、理想クロックからの位相のずれを検出することでジッタの検出が可能である。）を用い、受信機側においては送信機側から誘導結合を介して伝送されたジッタを受信するためのサンプリング回路を用いることを検討した。
このアーキテクチャを実現するための基盤となる技術として、低ジッタ・サンプリングクロック生成のためのジッタ低減回路技術の開発・試作検証を行った。受信機側のサンプリング回路において利用するサンプリングクロックにジッタが存在すると、送信側にて検出されたジッタを正確に伝送することが出来ず、誘導結合型無線接続ジッタ情報システムの精度を劣化されてしまうため、低ジッタ・サンプリングクロックの生成は必須の課題であり、本研究課題の最終的な完成度を決める最も重要な基盤技術である。ジッタ低減を実現するために、互いに無相関なエッジを生成する遅延回路、統計的にジッタ同士の平均を取るための位相ブレンディング回路、遅延回路での誤差をキャリブレーションするためのクローズドループ型キャリブレーション回路を提案した。上述の技術を組み合わせることでジッタ低減を実現し、実際に半導体集積回路上に実装して動作の確認・実証を行うことに成功した。この成果によりチップ内のジッタを高精度に検出し、無線接続にて伝送するための基盤となる技術が開発され、半導体集積回路のさらなる高速化・高性能化への道筋を示すことができた。

Current Status of Research Progress

1: Research has progressed more than it was originally planned.

Reason

最大の目標である、アーキテクチャの検討まで進めることができ、さらに基盤となる回路技術の開発まで行うことができたため、当初の計画以上に進展することができた。
アーキテクチャ検討については、当初の計画以上に順調に進めることができ、誘導結合型無線接続ジッタ情報システムのすべての要素回路を決定できたことで来年度に向けて弾みをつけることができた。
アーキテクチャの検討に加えて、誘導結合型無線接続ジッタ情報システムの高性能化に大きく寄与可能な要素回路技術である低ジッタクロック生成回路の開発・検証にも成功できたため、この点においても当初の計画以上の進展をすることができた。

Strategy for Future Research Activity

今後は、本年度に開発した基盤技術をもとにさらに研究を発展させてゆきたい。具体的には、誘導結合部分の回路の開発を進めてゆきたい。
誘導結合部分の回路の開発においては、これまでに検討した回路アーキテクチャを実際のトランジスタレベルまでに落とし込んで、スケマティック（簡易回路モデル）レベルでのシミュレーションを行っていく予定である。その後、実際の半導体集積回路プロセスを用いてマスクレイアウトを作成し、マスクレイアウトを加味した上でのポストレイアウトシミュレーションを行っていくことを検討中である。

Expenditure Plans for the Next FY Research Funding

次年度は、誘導結合型無線接続ジッタ情報システムにおける誘導結合部分の最適化を目指した電磁界解析シミュレーションを行う。それに伴い、電磁界解析シミュレーションソフトウエアの購入を検討している。誘導結合部分におけるインダクタには半導体集積回路上の配線層を用いて形成するため、物理上の制約が非常に大きい。電磁界解析シミュレーションソフトウエアを購入することで、より高精度な誘導結合部分の設計が可能となる。

Research Products

• [Journal Article] A Feed-Forward Time Amplifier Using Phase Detector and Variable Delay Line (2013)
  • Author(s): Kiichi Niitsu, Naohiro Harigai, Takahiro J. Yamaguchi, and Haruo Kobayashi
  • Journal Title: IEICE Transactions on Electronics Volume: vol. E96-C, no. 6 Pages: 未定
  • Peer Reviewed
• [Journal Article] An Analytical Study on Jitter Accumulation in Interleaved Phase Frequency Detectors for High-Accuracy On-Chip Jitter Measurements (2013)
  • Author(s): Kiichi Niitsu, Masato Sakurai, Naohiro Harigai, Daiki Hirabayashi, Daiki Oki, Takahiro J. Yamaguchi, and Haruo Kobayashi
  • Journal Title: Key Engineering Materials Volume: vol. 534 Pages: 197-205
  • DOI: 10.4028/www.scientific.net/KEM.534.197
  • Peer Reviewed
• [Journal Article] A Small, Low Power Boost Regulator Optimized for Energy Harvesting Applications (2013)
  • Author(s): Zachary Nosker, Yasunori Kobori, Haruo Kobayashi, Kiichi Niitsu, Nobukazu Takai, Takeshi Oomori, Takahiro Odaguchi, Isao Nakanishi, Kenji Nemoto, Jun-ichi Matsuda
  • Journal Title: Analog Integrated Circuits and Signal Processing Volume: vol. E96-C, no. 6 Pages: 未定
  • Peer Reviewed
• [Journal Article] Two-Tone Signal Generation for ADC Testing (2013)
  • Author(s): Keisuke Kato, Fumitaka Abe, Kazuyuki Wakabayashi, Chuan Gao, Takafumi Yamada, Haruo Kobayashi, Osamu Kobayashi, and Kiichi Niitsu
  • Journal Title: IEICE Transactions on Electronics Volume: vol. 75 Pages: 未定
  • Peer Reviewed
• [Journal Article] A High Efficiency, Extended Load Range Boost Regulator Optimized for Energy Harvesting Applications (2013)
  • Author(s): Zachary Nosker, Yasunori Kobori, Haruo Kobayashi, Kiichi Niitsu, Nobukazu Takai, Takeshi Oomori, Takahiro Odaguchi, Isao Nakanishi, Kenji Nemoto, Jun-ichi Matsuda
  • Journal Title: Key Engineering Materials Volume: vol. 534 Pages: 206-219
  • DOI: 10.4028/www.scientific.net/KEM.534.206
  • Peer Reviewed
• [Journal Article] CMOS Circuits to Measure Timing Jitter Using a Self-Referenced Clock and a Cascaded Time Difference Amplifier with Duty-Cycle Compensation (2012)
  • Author(s): Kiichi Niitsu, Masato Sakurai, Naohiro Harigai, Takahiro J. Yamaguchi, and Haruo Kobayashi
  • Journal Title: IEEE Journal of Solid-State Circuits Volume: vol. 47, no. 11 Pages: 2701-2710
  • DOI: 10.1109/JSSC.2012.2211655
  • Peer Reviewed
• [Journal Article] A 65fJ/b Inter-Chip Inductive-Coupling Data Transceivers Using Charge-Recycling Technique for Low-Power Inter-Chip Communication in 3-D System Integration (2012)
  • Author(s): Kiichi Niitsu, Shusuke Kawai, Noriyuki Miura, Hiroki Ishikuro, and Tadahiro Kuroda
  • Journal Title: IEEE Transactions on Very Large Scale Integration (VLSI) Systems Volume: vol. 20, no. 7 Pages: 1285-1294
  • DOI: 10.1109/TVLSI.2011.2150252
  • Peer Reviewed
• [Journal Article] Low-Distortion Sinewave Generation Method Using Arbitrary Waveform Generator (2012)
  • Author(s): Kazuyuki Wakabayashi, Keisuke Kato, Takafumi Yamada, Osamu Kobayashi, Haruo Kobayashi, Fumitaka Abe, and Kiichi Niitsu
  • Journal Title: Journal of Electronic Testing: Theory and Applications Volume: vol.28, no.5 Pages: 641-651
  • DOI: 10.1007/s10836-012-5293-4
  • Peer Reviewed
• [Presentation] A Clock Jitter Reduction Circuit Using Gated Phase Blending Between Self-Delayed Clock Edges
  • Author(s): Kiichi Niitsu, Naohiro Harigai, Daiki Hirabayashi, Daiki Oki, Masato Sakurai,Osamu Kobayashi, Takahiro J. Yamaguchi, and Haruo Kobayashi
  • Organizer: IEEE Symposium on VLSI Circuits 2012 (VLSIC 2012)
  • Place of Presentation: Honolulu, USA
• [Presentation] Post-Silicon Jitter Measurements
  • Author(s): Kiichi Niitsu, Takahiro J. Yamaguchi, Masahiro Ishida, and Haruo Kobayashi
  • Organizer: IEEE Asian Test Symposium 2012 (ATS 2012)
  • Place of Presentation: Niigata, Japan
• [Presentation] Design of a Clock Jitter Reduction Circuit Using Gated Phase Blending Between Self-Delayed Clock Edges
  • Author(s): Kiichi Niitsu, Naohiro Harigai, Daiki Hirabayashi, Daiki Oki, Masato Sakurai,Osamu Kobayashi, Takahiro J. Yamaguchi, and Haruo Kobayashi
  • Organizer: IEEE/ACM Asia and South Pacific Design Automation Conference 2013 (ASP-DAC 2013)
  • Place of Presentation: Yokohama, Japan
• [Presentation] Multi-bit Sigma-Delta TDC Architecture with Self-Calibration
  • Author(s): Satoshi Uemori, Masamichi Ishii, Haruo Kobayashi, Yuta Doi, Osamu Kobayashi, Tatsuji Matsuura, Kiichi Niitsu, et al.
  • Organizer: IEEE Asia Pacific Conference on Circuits and Systems 2012 (APCCAS 2012)
  • Place of Presentation: Kaohsiung, Taiwan
• [Presentation] Digitally-Controlled Gm-C Bandpass Filter
  • Author(s): Guanglei Jin, Hao Chen, Chuan Gao, Yunpeng Zhang, Haruo Kobayashi, Nobukazu Takai, Kiichi Niitsu, and Khayrollah Hadidi
  • Organizer: IEEE Asia Pacific Conference on Circuits and Systems 2012 (APCCAS 2012)
  • Place of Presentation: Kaohsiung, Taiwan
• [Presentation] Single Inductor Dual Output DC-DC Converter Design with Exclusive Control
  • Author(s): Yasunori Kobori, Qiulin Zhu, Murong Li, Feng Zhao, Zachary Nosker, Shu Wu, Shaiful N. Mohyar, Masanori Onozawa, Haruo Kobayashi, Nobukazu Takai, Kiichi Niitsu, et al.
  • Organizer: IEEE Asia Pacific Conference on Circuits and Systems 2012 (APCCAS 2012)
  • Place of Presentation: Kaohsiung, Taiwan
• [Presentation] DC-DC Converter with Continuous-Time Feed-Forward Sigma-Delta Modulator Control
  • Author(s): Hong Gao,Lin Xing, YasunoriKobori, Zhao Feng, Haruo Kobayashi, Shyunsuke Miwa, Atsushi Motozawa,Zachary Nosker, Kiichi Niitsu, et al.
  • Organizer: IEEE Asia Pacific Conference on Circuits and Systems 2012 (APCCAS 2012)
  • Place of Presentation: Kaohsiung, Taiwan
• [Presentation] A New Procedure for Measuring High-Accuracy Probability Density Functions
  • Author(s): Takahiro Yamaguchi, Kunihiro Asada, Kiichi Niitsu, Mohamed Abbas, Satoshi Komatsu, Haruo Kobayashi, and Jose Moreira
  • Organizer: IEEE Asian Test Symposium 2012 (ATS 2012)
  • Place of Presentation: Niigata, Japan
• [Presentation] Two-Tone Signal Generation for Communication Application ADC Testing
  • Author(s): Keisuke Kato, Fumitaka Abe, Kazuyuki Wakabayashi, Chuan Gao, Takafumi Yamada, Haruo Kobayashi, Osamu Kobayashi, and Kiichi Niitsu
  • Organizer: IEEE Asian Test Symposium 2012 (ATS 2012)
  • Place of Presentation: Niigata, Japan
• [Presentation] Multi-bit Sigma-Delta TDC Architecture for Digital Signal Timing Measurement
  • Author(s): Satoshi Uemori, Masamichi Ishii, Haruo Kobayashi, Yuta Doi, Osamu Kobayashi, Tatsuji Matsuura, Kiichi Niitsu, Fumitaka Abe, Daiki Hirabayashi
  • Organizer: IEEE International Mixed-Signals, Sensors, and Systems Test Workshop (IMS3TW 2012)
  • Place of Presentation: Taipei, Taiwan
• [Presentation] Low-Distortion Single-Tone and Two-Tone Sinewave Generation Algorithms Using an Arbitrary Waveform Generator
  • Author(s): Keisuke Kato, Fumitaka Abe, Kazuyuki Wakabayashi, Takafumi Yamada, Haruo Kobayashi, Osamu Kobayashi, and Kiichi Niitsu
  • Organizer: IEEE International Mixed-Signals, Sensors, and Systems Test Workshop (IMS3TW 2012)
  • Place of Presentation: Taipei, Taiwan
• [Presentation] Two-Tone Signal Generation for Testing of Communication Application Devices
  • Author(s): K. Kato, F. Abe, K. Wakabayashi, C. Gao, T. Yamada, H. Kobayashi, O. Kobayashi, and K. Niitsu
  • Organizer: 電子情報通信学会 第25回 回路とシステムワークショップ
  • Place of Presentation: 淡路島
• [Presentation] 任意波形発生器を用いたノイズシェーピング技術
  • Author(s): 村上 正紘、新井 薫子、Mohyar Nizam Shaiful、安部 文隆、加藤 啓介、小林 春夫、松浦 達治、小林 修、新津 葵一 、高井 伸和
  • Organizer: 電気学会 電子回路研究会
  • Place of Presentation: 熊本
• [Presentation] 任意波形発生器を用いた低歪み信号発生技術でのアナログフィルタ要求性能
  • Author(s): 安部 文隆、加藤 啓介、小林 春夫、小林 修、高井 伸和、新津 葵一
  • Organizer: 電気学会 電子回路研究会
  • Place of Presentation: 熊本
• [Presentation] ディジタル信号タイミング試験用BOSTの検討
  • Author(s): 平林 大樹、荒川 雄太、河内 智、石井 正道、上森 聡史、佐藤 幸志、小林 春夫、新津 葵一、高井 伸和
  • Organizer: 電気学会 電子回路研究会
  • Place of Presentation: 熊本
• [Patent(Industrial Property Rights)] 時間増幅回路及びその特 性テストを実行するためのプログラム (2013)
  • Inventor(s): 新津葵一、小林春夫
  • Industrial Property Rights Holder: 半導体理工学研究センター
  • Industrial Property Rights Type: 特許
  • Industrial Property Number: 特願2013-050319
  • Filing Date: 2013-03-13