2012 Fiscal Year Research-status Report
間欠動作型アプリケーションのための高速立ち上げ可能な全デジタルＰＬＬ回路の研究
| Project/Area Number |
24760279
|
|---|
| Research Institution | Kobe University |
|---|
Principal Investigator |
和泉 慎太郎 神戸大学, 自然科学系先端融合研究環重点研究部, 助教 (60621646)
|
|---|
| Project Period (FY) |
2012-04-01 – 2014-03-31
|
| Keywords | 位相同期回路 / 時間デジタル変換 / 温度補償 |
|---|
| Research Abstract |
平成24年度12月に65nm CMOSプロセスを用いて提案PLL回路の設計を完了し、3月末に試作チップのアセンブリを完了した。現在試作チップの測定を実施している段階であるが、設計通りの性能で動作することを確認している。
また、PLL内部の発振回路と時間デジタル変換回路を用いた温度補償機構のアイデアをIEEE International NEWCAS Conferenceに投稿し、採択された。平成25年度6月に発表予定である。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
当初の計画通り平成24年度後期に65nm CMOSプロセスを用いて提案回路の試作を行った。測定系の構築は計画では平成25年度に開始する予定であったが、試作が3月中旬に完了したため、予算の前倒し請求を行い3月末に試作チップのアセンブリを完了している。
現在試作チップの測定を実施しているが、設計どおりの性能で動作することを確認しており、当初の目標であった初回試作でのチップ正常動作実現を達成した。
|
| Strategy for Future Research Activity |
平成25年度は試作チップの測定・評価を行う。特に温度変動とプロセス変動によるセットリングタイムへの影響を調べる。
測定結果を含めて国際・国内学会、及び英文論文誌へ積極的に投稿し、平成25年度内の発表を目指す。
|
| Expenditure Plans for the Next FY Research Funding |
プロセス条件振りチップのアセンブル、及びノイズ低減のための評価ボードの製造費用を計上する。また、学会参加費用と論文投稿費用を計上する。
|
