2013 Fiscal Year Annual Research Report
誘導結合を用いたビルディングブロック型計算システムの研究
| Project/Area Number |
25220002
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (S)
|
| Research Institution | Keio University |
|---|
Principal Investigator |
天野 英晴 慶應義塾大学, 理工学部, 教授 (60175932)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
並木 美太郎 東京農工大学, 工学(系)研究科(研究院), 教授 (10208077)
中村 宏 東京大学, 情報理工学(系)研究科, 教授 (20212102)
宇佐美 公良 芝浦工業大学, 工学部, 教授 (20365547)
近藤 正章 東京大学, 情報理工学(系)研究科, 准教授 (30376660)
黒田 忠広 慶應義塾大学, 理工学部, 教授 (50327681)
|
|---|
| Project Period (FY) |
2013-05-31 – 2018-03-31
|
| Keywords | チップ間誘導結合 / ヘテロジーニアスマルチコアプロセッサ / 低電力アーキテクチャ |
|---|
| Research Abstract |
ビルディングブロック型計算システムのプロトタイプとなるCube-1システムを実装した。Cube-1は、R3000互換の低電力プロセッサGeyser-CubeをホストCPUとし、低電力リコンフィギャラブルアクセラレータCMA-Cubeを加速用プロセッサとしたシステムであり、誘導結合によるワイヤレスチップ間インタフェースを用いて接続されている。誘導結合の柔軟性を利用し、積層するCMA-Cubeの個数を増やすことで性能をスケールアップすることができる。2チップ積層のCube-1システムは50MHの動作周波数で8時間以上動作し、Linux OS、画像処理アプリケーションが稼動し、Hot Chips、FPL、ICFPTなどの国際学会でデモンストレーションを行い、大きな反響を得て、新聞記事にも取り上げられた。3チップ積層のCube-1は、基本的な転送に成功したが、インダクタ間の干渉が問題で、安定稼動には至らなかった。リークモニタで漏れ電力を計測し、これをOSが認識してコンパイラで作成した最適化コードを入れ替えるシステムを提案し、このCube-1上で実動作させ、その効果を確認した。
上記のCube-1の問題を解決し、誘導結合によるチップ間結合を簡単に利用できるようにするために、IP（Intellectural Property)化を実現した。このIPを用いて様々な大きさのインダクタを作成して搭載したテストチップを作成し、動作確認と共に特性の測定を行った。さらに、最新の28nmプロセスを用いたインダクタのチップを実装した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初年度の目的であるビルディングブロック型計算システムのプロトタイプCube-1の稼動に成功し、2枚積層のチップではOS、アプリケーション動作に成功した。この部分は計画通りの結果である。一方、3枚積層のチップは、基本転送機能は確認したが、安定動作には至らなかった。しかし、この原因はインダクタの干渉にあることがわかり、IP化のための知見を得た。この知見に基づき、インダクタ部のIP化に成功し、実際のチップで特性を測定することができた。
また、リークモニタの計測結果に基づき、コンパイラがあらかじめ温度別に生成したコードをOSが入れ替える方法を実システム上でテストすることができた。さらに、積層チップの温度特性を測定し、現状のCube-1ではチップ自体が発生する熱では問題が起きないことが明らかになった。さらに28nmの最新プロセスを用いてインダクタ部を実装することができた。これらの成果は当初予想を上回るものである。
|
| Strategy for Future Research Activity |
平成25年度に得られた研究成果に基づき、平成26年度は、実際にIPを用いて新しい積層システムを作成する。より汎用的なシステムを目指し、現在一般的に用いられているTSMCの60nmプロセスを用いてCPUとアクセラレータを実装し、今度は4枚以上積層可能なビルディングブロック型計算システムを構築する。Cube-1の反省を踏まえて、今回はインダクタをバスとして利用し、バスーNoC混載ネットワークを利用することで、より容易かつ高性能な接続を可能とすることを目標とする。
|
-
-
-
-
-
[Journal Article] A Scalable 3D Heterogeneous Multicore with an Inductive ThruChip Interface 3D NoC2013
Author(s)
N.Miura, Y.Koizumi, Y.Take, H.Matsutani, T.Kuroda, H.Amano, R.Sakamoto, M.Namiki, K.Usami, M.Kondo, H.Nakamura
-
Journal Title
IEEE Micro
Volume: Vol.33, Issue 6
Pages: 6-15
DOI
Peer Reviewed
-
-
-
-
-
-
-
-
-
-
