• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2013 Fiscal Year Annual Research Report

高安全知能システム応用ユニバーサルVLSIプラットフォームの構築

Research Project

Project/Area Number 25280011
Research Category

Grant-in-Aid for Scientific Research (B)

Research InstitutionTohoku University

Principal Investigator

亀山 充隆  東北大学, 情報科学研究科, 教授 (70124568)

Project Period (FY) 2013-04-01 – 2016-03-31
Keywords高安全知能システム / 画像認識アルゴリズム / アルゴリズム選択 / VLSIプラットフォーム / ダイナミックリコンフィギャラブルVLSI / コンフィグレーションメモリサイズ減少
Research Abstract

リアルワールド応用の典型である,人間にふりかかる重大な危険に応答し,適切な行動支援を与える高安全知能システム応用VLSIプラットフォームを構築するため,以下のような基盤技術を開拓することができた.
1. リスク予測値評価に基づく優先順位に従い,いくつかの危険事象をとりあげた.各危険事象について危険要素検出とそれによる危険判定法を考察した.次いで,各危険要素検出のためのいくつの認識アルゴリズムを取り上げそのシミュレーションを行った.
2. ソフトウェア開発コスト低減化と処理の高品質化のアプローチとして,処理種別の要求及びリアルワールド環境に応じて,リアルタイムで適応的に選択する「アルゴリズム選択機構」を開拓した.これは,入力特徴情報の活用と共に,ハイレベル記述情報に関わる検証結果をフィードバックさせることにより,その環境に最も適合する処理アルゴリズムの自律選択機構を組み込んだユニバーサルな知能システムプラットフォームの基盤となる.
3. VLSIプラットフォームとして,コンフィグレーションメモリサイズを激減可能なパケット転送制御方式を駆使した,高性能低電力ダイナミックリコンフィギャラブルVLSI の構築技術の展開を図った.これは,自律的パケットデータ転送とオフラインスケジューリング・アロケーションを効果的に用いる,セミオートノマスパケットルーティングにより.コンフィグレーションメモリサイズを減少されるものであり,その効果をシミュレーションにより評価した.

Current Status of Research Progress
Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

当初の計画では,ダイナミックリコンフィギャラブルVLSIアーキテクチャ全体の新しい構築要素技術すべてを平成25年度に立ち上げる予定であったが,アルゴリズム選択機構の考究に勢力が注がれ,ダイナミックリコンフィギャラブルVLSIアーキテクチャの全てを網羅する時間が十分とれなかったことが主要な理由である.今後,より実用性が高い,高品質かつ高性能なシステム構築について,さらにオリジナルなアイディアに基づく技術を深化させることを企図している.

Strategy for Future Research Activity

次年度使用額は、今年度の研究を効率的に推進したことに伴い発生した未使用額であり,平成26年度請求額とあわせ、平成26年度の研究遂行に使用する予定である。

Expenditure Plans for the Next FY Research Funding

平成25年度の研究を効率的に推進したことに伴い発生した未使用額である.
平成26年度においては,平成26年度請求額と当未使用額とを合わせてリコンフィギャラブルVLSI設計の推進や研究成果発表などをより一層充実させるための経費に使用する予定である.

  • Research Products

    (11 results)

All 2013 Other

All Journal Article (8 results) (of which Peer Reviewed: 8 results) Presentation (3 results)

  • [Journal Article] A Bit-Serial Reconfigurable VLSI Based on a Multiple-Valued X-Net Data Transfer Scheme2013

    • Author(s)
      Xu Bai, Michitaka Kameyama
    • Journal Title

      IEICE Transactions on Information and Systems

      Volume: Vol.E96-D, No.7 Pages: 1449-1456

    • DOI

      10.1587/transinf.E96.D.1449

    • Peer Reviewed
  • [Journal Article] Architecture of an Asynchronous FPGA for Handshake-Component-Based Design2013

    • Author(s)
      Yoshiya Komatsu, Masanori Hariyama, Michitaka Kameyama
    • Journal Title

      IEICE Transaction on Information and Systems

      Volume: Vol.E96-D, No.8 Pages: 1632-1644

    • DOI

      10.1587/transinf.E96.D.1632

    • Peer Reviewed
  • [Journal Article] VLSI platform for Real-World Intelligent Integrated Systems based on Algorithm Selection2013

    • Author(s)
      Martin Lukac, Michitaka Kameyama and Yoshichika Fujioka
    • Journal Title

      IADIS International Journal on Computer Science and Information Systems

      Volume: Vol.8, No.2 Pages: 72-90

    • Peer Reviewed
  • [Journal Article] An Area-Efficient Multiple-Valued Reconfigurable VLSI Architecture Using an X-Net2013

    • Author(s)
      Xu Bai, Michitaka Kameyama
    • Journal Title

      Proceedings of the 43th IEEE International Symposium on Multiple-Valued Logic

      Volume: - Pages: 272-277

    • DOI

      10.1109/ISMVL.2013.13

    • Peer Reviewed
  • [Journal Article] VLSI Platform for Real-World Intelligent Integrated Systems Based on Algorithm Selection2013

    • Author(s)
      Martin Lukac, Michitaka Kameyama1 and Yoshichika Fujiokam
    • Journal Title

      IADIS Theory and Practice in Modern Computing

      Volume: - Pages: 27-34

    • Peer Reviewed
  • [Journal Article] An Area-Efficient Asynchronous FPGA Architecture for Handshake-Component-Based Design2013

    • Author(s)
      Yoshiya Komatsu, Masanori Hariyama and Michitaka Kameyama
    • Journal Title

      Proc. International Conference on Engineering of Reconfigurable Systems and Algorithms

      Volume: - Pages: 15-18

    • Peer Reviewed
  • [Journal Article] Bayesian Network for Algorithm Selection: Real-World Hierarchy for Nodes Reduction2013

    • Author(s)
      Lukac M. and Kameyama M.
    • Journal Title

      International Conference on Awareness Science and Technology

      Volume: - Pages: 69-75

    • DOI

      10.1109/ICAwST.2013.6765411

    • Peer Reviewed
  • [Journal Article] A Low-Power FPGA Based on Self-Adaptive Multi-Voltage Control2013

    • Author(s)
      Zhengfan Xia, Masanori Hariyama, Michitaka Kameyama
    • Journal Title

      Proc. International SoC Design Conference

      Volume: - Pages: 166-169

    • Peer Reviewed
  • [Presentation] パケット転送制御に基づくロジックインメモリ構造多値リコンフィギャラブルVLSI

    • Author(s)
      原田伸太郎,白 旭,藤岡与周,亀山充隆
    • Organizer
      平成25年度電気関係学会東北支部連合大会
    • Place of Presentation
      会津大学
  • [Presentation] ビットシリアルパケット転送に基づくロジックインメモリ多値リコンフィギャラブルVLSI

    • Author(s)
      原田伸太郎,白旭,藤岡与周, 亀山充隆
    • Organizer
      第36回多値論理フォーラム(姫路)
    • Place of Presentation
      姫路市市民会館
  • [Presentation] 電流モード論理に基づく多値細粒度リコンフィギャラブルVLSIの新概念アーキテクチャ

    • Author(s)
      白 旭, 亀山充隆
    • Organizer
      電子情報通信学会 集積回路研究会(ICD)
    • Place of Presentation
      弘前大学 コラボ弘大 八甲田ホール

URL: 

Published: 2015-05-28  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi