2014 Fiscal Year Annual Research Report
自律的特性補償により閾値付近の低電圧まで安定動作する集積回路設計技術
| Project/Area Number |
25280014
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
小野寺 秀俊 京都大学, 情報学研究科, 教授 (80160927)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
土谷 亮 京都大学, 情報学研究科, 助教 (20432411)
石原 亨 京都大学, 情報学研究科, 准教授 (30323471)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | システムオンチップ / 集積回路 / 低消費電力化 / 組込システム / ディペンダブルシステム |
|---|
| Outline of Annual Research Achievements |
トランジスタ特性の自己診断回路については、非均質部分を動的に切り替える事のできる再構成型の特性モニタについて検討した。昨年度から検討を続けてきたパストランジスタを介してゲートに信号を伝達する構造とともに、スタックしたトランジスタの一部をカットオフ状態に保つことにより、プルアップもしくはプルダウンがリーク電流により行われる新規回路モニタも開発した。このモニタは幅広い電圧範囲で動作可能であり、トランジスタ特性の診断とともに、温度モニタとしても利用可能である。前者のパストランジスタを用いた特性の自己診断回路については、回路シミュレーションによる感度解析を行うことなくしきい値電圧のチップ内ばらつき量を抽出するアルゴリズムを明らかにした。
基板電圧調整による特性補償回路については、順方向の基板バイアスに加えて逆方向バイアスによる特性調整が可能なように拡張した。これによりプロセスのスローコーナーからファーストコーナーまでの全領域を補償対象に含める事が可能になった。逆方向バイアスには、電源電圧を越えた電圧や接地電圧以下の電圧が必要になる。このような供給電圧範囲外の電圧を、コアに供給される電圧からチャージポンプで発生する回路を開発した。
高いエネルギー効率を持つ論理ゲート設計技術に関しては、エネルギー効率が高くなる低電圧領域においても安定に動作するフリップフロップを開発した。低電圧領域での動作不良の原因を解析し、トランジスタの寸法を適切な量だけ増加することにより不良原因を取り除き、低電圧安定動作を達成した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
自己診断回路については、当初計画通りに再構成型の特性モニタ回路を開発した。また、測定結果からしきい値電圧のチップ内ばらつき量を算出する新しい方法を考案した。この方法は、回路シミュレーションによる感度解析を必要とせず、回路遅延分布の統計的性質に基づく画期的なものである。
基板電圧調整による特性補償回路については、順方向バイアスに加えて逆方向バイアスも可能な回路を開発し、実際にシリコン上で所定の動作を確認する事が出来た。
|
| Strategy for Future Research Activity |
今回検討した自己診断回路と特性補償回路を組み合わせた自律的特性補償回路を補償の対象とする回路と共にチップ上に実装し、自律的特性補償により閾値付近の低電圧まで安定動作する集積回路が実現可能であることを実証する。自律的特性補償回路は基本的にアナログ回路であるが、要素回路を標準セルと同一のレイアウト構造で実現し、セルベース設計環境での自動設計を可能とする。
|
| Causes of Carryover |
28nmテストチップの試作費用を400万円見込んでいた。しかしながら、試作発注先である東京大学大規模集積システム設計教育研究センターが募集したテストラン(試験試作)に応募し、これが採択されたため、試作費用が不要になった。
|
| Expenditure Plan for Carryover Budget |
研究開始年度は、65nmプロセスにて設計と試作を行っていた。この65nmプロセスの工場が閉鎖されたため、今年度は28nmプロセスにて設計試作を行った。来年度も、28nmプロセスでの試作評価は継続するが、来年度の7月から新たに65nmのSOTBプロセスが利用可能になることが判明した。そこで、当初予定の65nmプロセスでの試作も実施する事とする。この追加試作費と評価ボードの製作費として使用する。
|
