2016 Fiscal Year Annual Research Report
体内埋込み型医療機器向けLSI回路のための極低電力自己テスト方式に関する研究
| Project/Area Number |
25280016
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
温 暁青 九州工業大学, 大学院情報工学研究院, 教授 (20250897)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
宮瀬 紘平 九州工業大学, 大学院情報工学研究院, 准教授 (30452824)
Holst Stefan 九州工業大学, 大学院情報工学研究院, 助教 (40710322)
梶原 誠司 九州工業大学, 大学院情報工学研究院, 教授 (80252592)
|
|---|
| Project Period (FY) |
2013-04-01 – 2018-03-31
|
| Keywords | LSI回路 / スキャンテスト / テスト電力 / キャプチャ電力 / IR-Drop / クロックストレッチ / 誤テスト / テストデータ変更 |
|---|
| Outline of Annual Research Achievements |
（１）テスト電力の影響はLSI回路の論理機能部にあるパスの遅延だけではなく、すべてのクロックパスにも大きく影響し、テストサイクルを引き延ばしてしまうという「クロックストレッチ」現象が確認されている。それによって、実速度スキャンテストを実施しても一部の遅延故障の検出ができなくなる恐れがある。昨年度に提案したクロックストレッチ削減手法では、回路設計を変更せずテストデータ変更のみでクロックストレッチを削減することができるが、テストデータの変更で長い活性化パスの近傍論理値変化量が増えてしまい、誤テストが発生しかねない。本年度は、この問題を解決するために、テストデータ変更において、長い活性化パスの近傍に論理値変化量に影響を与えないようなXビット（未定値ビット）を特定し、それらのみを使用することによって誤テストを回避できるようにした。
（２）STIM-BIST技術の有効性を確認するための評価用LSＩ回路の設計を改良し、より高い精度でパス遅延値の変更を計測できるようにした。これは、テスト電力に起因するIR-Dropが引き起こすパス遅延の増加が一般的には小さいためである。改良した回路設計では、遅延値の比較対象となるバッファーの数を増やし、かつその構成を制御可能にした。このテストチップの試作は VDECの日程変更で平成２８年度に実施することができなかったが、平成２９年度に完成し、評価実験を行う予定である。
（３）STIM-BIST技術のEDA（電子設計自動化）システムへの実装を行った。米国のLSIテストEDAツールベンダーであるSynTest Technology社から提供されたテスト設計ツール VirtualScanTM のファイルインターフェースに合わせてSITM-BIST技術を利用できるようにした。また、VirtualScanTMを利用した評価実験を行い、その有効性を確認した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度の研究目的は「(A) STIM-BIST技術の有効性を確認するための評価用LSＩ回路の試作」及び「(B) EDA（電子設計自動化）システムへの実装」であった。(A)を目標に実施した結果、評価用LSＩ回路の設計改良に成功した。また、VDECの日程変更によって評価用LSＩ回路の試作ができなかったが、平成２９年度に順調に試作できる見通しなので、本研究の最終目標の達成にとって大きな支障にはならない。(B)を目標に実施した結果、 米SynTest Technology社のテスト設計ツール VirtualScanTMで動作することが確認できた。さらに、前年度に提案したクロックストレッチ削減技術について誤テストを誘発しないように改良した。このように、総合的には、おおむね順調に進展していると判断できる。
|
| Strategy for Future Research Activity |
VDECファンドリサービスを利用して評価用LSＩ回路を試作する。試作した評価用LSＩ回路に対して、Cloud Testing Services社製テスターを用いてテスト電力の測定・解析を行う。また、SITM-BIST技術を 米Synopsys社ツールで構成される設計フローへの拡張を試みる。
|
| Causes of Carryover |
平成２８年度には提案手法を評価するためのテスト回路試作（VDEC試作サービス利用）、ボード試作、実測実験、データ集計・分析などを予定していたが、VDECが平成２８年度試作サービスの一部を中止したことによって本研究のテスト回路試作ができなかった。そのため、当初の研究計画を延長して、平成２９年度のVDEC試作サービスを利用しテスト回路試作などを行う必要がある。
|
| Expenditure Plan for Carryover Budget |
平成２９年度は、前年度に実施しなかった評価用LSＩ回路の試作を行う。平成２９年度使用額の全額をVDECファンドリサービスの利用料金の支払いに使用する予定である。
|
