• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2013 Fiscal Year Annual Research Report

ランダムショートカットと光通信技術による超低遅延グリーンインターコネクト

Research Project

Project/Area Number 25280018
Research Category

Grant-in-Aid for Scientific Research (B)

Research InstitutionNational Institute of Informatics

Principal Investigator

鯉渕 道紘  国立情報学研究所, アーキテクチャ科学研究系, 准教授 (40413926)

Co-Investigator(Kenkyū-buntansha) 石井 紀代  独立行政法人産業技術総合研究所, ネットワークフォトニクス研究センター, 研究員 (90612177)
天野 英晴  慶應義塾大学, 理工学部, 教授 (60175932)
Project Period (FY) 2013-04-01 – 2016-03-31
Keywordsハイパフォーマンス・コンピューティング / フォトニックネットワーク / 計算機システム / 相互結合網 / トポロジー
Research Abstract

本研究は,エクサスケール規模以上の高性能計算機システムにおいて,ランダムショートカットリンク接続を光波長多重スイッチ技術により実現することで(1)最長通信遅延1μ秒,(2)現状の電気スイッチのみを用いたHPCインターコネクトと比べて電力性能比10倍(3)通信パターンに応じた可変トポロジを実現するインターコネクトを探求する目的のもと遂行した.初年度である平成25年度は,国立情報学研究所グループと慶應義塾大学グループは,低次元電気スイッチを用いた場合に,階層的にリンクを追加することで直径と次数がランダムトポロジの特性に近づきつつ,レイアウト時にトーラスよりも短い配線長に抑えること成功した.この見積により,スイッチ遅延とケーブル遅延の和で定まる最長通信遅延を従来の規則網に比べて大幅に削減可能なことが分かった.さらに,光波長多重スイッチ技術にトラヒックをオフロードすることにより大規模計算機システムにおいてジョブ毎のパーティショニングが極めて上手くできることが分かった.産業技術総合研究所グループでは,光スイッチを用いたHPCインターコネクトのトポロジについて、光スイッチ技術、ネットワーク構成、要求パフォーマンス等の観点から検討を行った。また、メモリ間通信をCPUを介さず行うダイレクトメモリコピーアーキテクチャについても検討を行った。試算の一つとして、10万計算ノードの相互接続に必要となる光スイッチのハードウェア規模をラック数で換算すると、シリコンフォトニクス技術を用いた高密度集積により、計算ノードを収容するラック数の数%程度に収まるとの結果を得た。また、現在実現されている光スイッチは切替ガードタイムが比較的大きいため、転送サイズが数~数十メガバイト以上という領域において効率的なバーストスイッチングが可能であるとの試算を得た。

Current Status of Research Progress
Current Status of Research Progress

1: Research has progressed more than it was originally planned.

Reason

提案した低次元トポロジのマシンムールにおけるレイアウトの最適化による配線遅延の削減,各パケットが目的地に到達するまでに必要となる経由スイッチ数の削減,光波長多重スイッチと電気スイッチを1つのネットワークに統合したことによるパーティショニング手法は通信遅延面,ならびに消費電力の面で当初の予想以上に効果的であることが分かった.また,各グループリーダである研究代表者、研究分担者に加えて,多数の連携研究者により,2ヶ月に一度定期ミーティングを行い,進捗管理,課題共有を行うことで要素技術の統合の検討を進め,さらにグループ間の共著論文の発表を行うなど連携をスムーズに行うことができた.

Strategy for Future Research Activity

当初の計画通り以上に進んでいるため,研究計画書にそった現状の枠組みを維持する.特に,平成25年度に得られた産業技術総合研究所チームの光ネットワークの構成要素の見積にもとづき,国立情報学研究所チーム,慶應義塾大学チームは光電気ネットワーク構成を性能,電力,コスト最適化を進めていく.今後も2ヶ月に一度程度,研究代表者,研究分担者,ほぼすべての連携研究者が参加するミーティングを開催し,進捗管理のみならず,各々が国際会議等の発表,情報収集で得られた知見を共有する.また,ホームページのみならず,国立情報学研究所オープンハウスにおいて,実機を用いた高帯域低遅延通信のデモンストレーションを行うなど積極的に成果発表を進めていきたい.

Expenditure Plans for the Next FY Research Funding

次年度使用金額が生じた主な要因は、旅費とその他(研究クラウドレンタル費用)である。前者は、国内において開催された国際会議で成果を発表することになった点、一部の成果については論文の投稿は平成25年度行ったが、発表は平成26年度4月となったことが原因としてあげられる。後者については、課金の開始時期が12月からとなり、結果的に11月末まで先進的なテストユーザーとして無償で5台の最新PCサーバー(Xeon プロセッサ、100GBメモリ)を利用できたことに起因する。
国立情報学研究所アーキテクチャ科学研究系特任研究員1名(Fabien Chaix 氏)を雇用し、さらに計画を早めて行う予定である。特にトレースドリブンシミュレータの大規模評価環境の構築、さらなるケーブリングレイアウト最適化は研究開発に時間を必要とするが、この点でFabien Chaix氏がオープンソースシミュレータである SimGrid を用いた研究開発を推進する予定である。そのため、その人件費に加えて、SimGrid開発チーム(フランス)と情報共有、開発のための打ち合わせを行うための旅費にも使用する予定である。

  • Research Products

    (8 results)

All 2014 2013 Other

All Journal Article (3 results) (of which Peer Reviewed: 2 results) Presentation (4 results) (of which Invited: 4 results) Remarks (1 results)

  • [Journal Article] 光サーキットの補助的利用による高いトポロジ内包性を持つHPCインターコネクト2014

    • Author(s)
      河野隆太, 藤原一毅,松谷宏紀,天野英晴,鯉渕道紘
    • Journal Title

      電子情報通信学会技術研究報告

      Volume: CPSY-2013-111 Pages: 253-258

  • [Journal Article] Skywalk: a Topology for HPC Networks with Low-delay Switches2014

    • Author(s)
      Ikki Fujiwara, Michihiro Koibuchi, Hiroki Matsutani, Henri Casanova
    • Journal Title

      The 28th IEEE International Parallel & Distributed Processing Symposium

      Volume: 1 Pages: to appear

    • Peer Reviewed
  • [Journal Article] Distributed Shortcut Networks: Layout-Aware Low-Degree Topologies Exploiting Small-World Effect2013

    • Author(s)
      Van K. Nguyen, Nhat T. X. Le, Ikki Fujiwara, Michihiro Koibuchi
    • Journal Title

      International Conference of Parallel Processing

      Volume: 1 Pages: 572-581

    • DOI

      10.1109/ICPP.2013.71

    • Peer Reviewed
  • [Presentation] Future Low-latency Networks for High Performance Computing2013

    • Author(s)
      Michihiro Koibuchi
    • Organizer
      The First Inter- national Symposium on Computing and Networking Across Practical Development and Theoretical Re- search (CANDAR13)
    • Place of Presentation
      松山
    • Year and Date
      20131204-20131205
    • Invited
  • [Presentation] Introduction to Interconnection Networks - From System Area Network to Network on Chips2013

    • Author(s)
      Hideharu Amano
    • Organizer
      The First Inter- national Symposium on Computing and Networking Across Practical Development and Theoretical Re- search (CANDAR13)
    • Place of Presentation
      松山
    • Year and Date
      20131204-20131205
    • Invited
  • [Presentation] 超低遅延HPC インターコネクトのためのランダムトポロジ2013

    • Author(s)
      鯉渕 道紘
    • Organizer
      電子情報通信学会通信方式研究会のワークショップ第26回情報伝送と信号処理ワークショップ
    • Place of Presentation
      登別
    • Year and Date
      20131113-20131115
    • Invited
  • [Presentation] 低遅延ネットワークの最前線 ~HPC 光インターコネクトの現状と革新的な展開~2013

    • Author(s)
      鯉渕 道紘
    • Organizer
      光産業技術振興協会フォトニックデバイス・応用技術研究会
    • Place of Presentation
      東京
    • Year and Date
      20130529-20130529
    • Invited
  • [Remarks] 鯉渕研究室 高性能並列分散システムの超省電力・高信頼・低遅延インターコネクト

    • URL

      http://research.nii.ac.jp/~koibuchi/research02.html

URL: 

Published: 2015-05-28  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi