2013 Fiscal Year Annual Research Report
SOI MOSFET単一フォトン検出器の高性能化に関する研究
| Project/Area Number |
25286068
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
猪川 洋 静岡大学, 電子工学研究所, 教授 (50393757)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
佐藤 弘明 静岡大学, 電子工学研究所, 助教 (00380113)
小野 篤史 静岡大学, 電子工学研究所, 准教授 (20435639)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 単一フォトン検出器 / ホール寿命 / 最大カウントレート / ダークカウントレート / FinFET |
|---|
| Research Abstract |
①受光面積拡大：ｐ－オフセット領域の平面レイアウトを扇状に広げ受光面積の拡大を図ったが、SOI膜厚が予定より薄くなり過ぎ正常に動作するデバイスが得られなかった。多数の作製工程にわたる膜厚減少を把握し精密に制御する必要がある。
②SN比の評価：ドレイン電流ノイズ・スペクトルの基板バイアス依存性を評価したところ、基板バイアスの絶対値が大きくなる条件でノイズが増加し、スペクトルは1/f^2に漸近する特異なローレンツ型となることを見出した。SOI層中の結晶欠陥によりキャリアの発生・再結合ノイズが生じていると推定される。他方、信号レベル（蓄積されたホール１個に対するドレイン電流変化）を増大させることに関しては、デバイスの寸法縮小が基本的対応策である。短チャネル効果抑制などの観点から寸法縮小に有利なフィン型立体構造FET（FinFET）を新たに評価し、単一ホール検出に基づく光応答を初めて観測した。
③ホール寿命と飽和ホール数の把握：ホール寿命も大きな基板バイアス依存性を持ち、チャネル垂直方向の電界の増加に伴って寿命が長くなり蓄積されるホール数も増加することが見出された。ホール数は最大５個の蓄積が確認できたが飽和傾向は示さなかった。ノイズの少なさとホール寿命の短さの観点で０V付近の基板バイアスが好ましいとの結論が得られた。
④信号読み出し回路：フォトン数分解能に対応した信号処理アルゴリズムを新たに開発し、シミュレーションによって様々なフォトン入射レートで発生させた出力信号を用いて最大カウントレートやダークカウントなどの性能を評価した。光励起によって発生し蓄積された電荷（ホール）の検出感度を1E-5 e/√Hzまで改善できると、従来のアバランシェフォトダイオード並みの最大カウントレートと、４桁低いダークカウントレートが同時に達成できる（ダイナミックレンジが４桁改善できる）ことが分った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度の課題とした４項目中３項目が達成されており、おおむね順調と言える。FinFETの光応答性の確認などは、最終的な目標の達成につながる大きな成果である。
|
| Strategy for Future Research Activity |
①受光面積拡大と量子効率の向上：ｐ－オフセット領域の拡大に再度取り組む。本方法ではSOI膜厚で決まる特定の波長でしか高い量子効率が得られないため、効率がピークとなる波長が制御可能な表面プラズモン(SP)アンテナの導入も検討する。SPアンテナには集光機能を持たせることもできるため、オフセット領域の拡大に困難が生じた場合の対処策にも成り得る。
②SN比の向上：今年度見出したノイズの少ない動作条件の適用に加え、加工技術の改善やFinFET構造の導入などによるデバイスの微細化と欠陥の低減によりSN比を更に改善し、当初目標としていた電荷(ホール)の検出感度1E-4 e/√Hzが達成可能か検討する。
③ホール寿命と飽和ホール数の制御：今年度見出したホール寿命の短い動作条件の適用に加え、界面や結晶中の欠陥の影響にも着目して制御を図る。重要な性能上の指標である、最大カウントレートへの影響を把握する。
④高速信号読み出し回路：今年度開発したフォトン数分解能に対応した信号処理アルゴリズムをリアルタイム処理に取り組む。信号処理の高速化に加え、単一フォトン検出器に接続されるプリアンプが動作速度を制限している点に関しても改善を図る。
以上より、SOI MOSFET単一フォトン検出器が、従来の検出器を凌駕することができるか（もしくは可能性があるか）を検証する。
|
| Expenditure Plans for the Next FY Research Funding |
受光面積拡大のためのデバイス試作が、学内共用装置の利用時間が取れない等の事情によって想定した程は進捗せず、ウエハ、フォトマスク、薬品などの消耗品の利用が計画量に達しなかった。読み出し回路が低速な間は既存のレーザーダイオードで足り、高速なレーザーダイオードシステムの導入は尚早であった。
受光面積拡大と量子効率の向上のためのデバイス試作を、学内装置利用の効率化や学外装置の利用によって確実に実施し、そのために必要な消耗品を購入したり外注を行ったりする。読み出し回路の高速化に対応して、高速なレーザーダイオードシステムを導入する。
|
