2014 Fiscal Year Annual Research Report
SOI MOSFET単一フォトン検出器の高性能化に関する研究
| Project/Area Number |
25286068
|
|---|
| Research Institution | Shizuoka University |
|---|
Principal Investigator |
猪川 洋 静岡大学, 電子工学研究所, 教授 (50393757)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
佐藤 弘明 静岡大学, 電子工学研究所, 助教 (00380113)
小野 篤史 静岡大学, 電子工学研究所, 准教授 (20435639)
|
|---|
| Project Period (FY) |
2013-04-01 – 2016-03-31
|
| Keywords | 単一フォトン検出器 / ホール寿命 / 最大カウントレート / ダークカウントレート / FinFET |
|---|
| Outline of Annual Research Achievements |
①量子効率の向上：フィン状の縦型MOSFET（FinFET）の採用により波長400 nmにおいて9%の量子効率（向上度～7倍）を達成したが、受光面積を増やすことはできなかった。量子効率の向上と受光面積の増大を同時に達成する事を目指し、ｐ－オフセット領域を広げ、表面プラズモンアンテナを導入する試作に関しては、工程の立案、レイアウト設計、フォトマスクの発注まで進捗した。
②SN比の向上： FinFETの採用により、顕著な短チャネル効果を生じることなくゲート長50 nmまで微細化することができ、信号強度（１ホールに対する電流変化量）も数10%増大することができた。ドレイン電流ノイズは微細化により漸増傾向にあるがチャネル面積の平方根に比例するトレンドの範囲内であった。しかしSN比の向上は僅かで電荷(ホール)の検出感度を大幅な改善にはつながらなかった。ゲート長の微細化が電荷検出感度の向上につながるようなFinFET構造の最適化が必要であることが分かった。
③ホール寿命と飽和ホール数の制御：FinFET中のホール寿命は平面構造のSOI MOSFETに比べて1桁程度短く高速動作（最大カウントレートの向上）の観点では好ましいことが分かった。またホール数の増加に伴うホール寿命の低下傾向は反比例より顕著であることも分かった。一方、現状の電流プリアンプでは応答速度が足りないこと、帯域幅を広げるにはSN比が不十分であることなどの課題も明らかになった。
④高速信号読み出し回路：高速読み出しに関してはケーブル容量の影響を受けないRF反射法の検討を行い、電荷検出感度1.7E-3 e/√Hzを電荷信号の周波数3MHzにおいて達成することができた。一方、フォトン数分解能に対応した信号処理に関しては、新たに信号処理ハードウエアを導入しリリアルタイム処理が可能となった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度の課題とした４項目全てにおいて検討が着実に進展し、FinFETによる量子効率改善、信号強度増大、ホール寿命短縮、RF反射法による動作の高速化、信号処理アルゴリズムのハードウエア化によるリアルタイム処理などの成果を上げることができた。
|
| Strategy for Future Research Activity |
最終年度にあたり、下記の一連の検討を実施して単一フォトン検出器としての目標性能の達成を目指す。
①量子効率の向上：ゲートとソース／ドレインとの間のオフセット領域をスラブ導波路と見なせる程度に広くした上で、格子状の表面プラズモンアンテナを設置して、回折光と導波路モードの結合により量子効率の向上を図る。今年度は量子効率の向上を実験結果として示す。アンテナ無しの場合に比べて約1桁の量子効率向上を見込む。
②信号強度の増大：チャネル寸法の微細化と構造の最適化により１ホールに対する電流変化量（信号強度）をさらに向上する。今年度はシミュレーション等により構造を最適化した上で微細化を行い、実質的な信号強度の増大を目指す。 SN比を考慮した電荷（ホール）検出感度として目標値1E-4 e/√Hzを達成するためには雑音低減も重要であるが、プロセス技術に大きく依存し改善の自由度が小さいため、主に信号強度の増大を図る。
③ホール寿命と飽和ホール数の制御：ホール寿命は、再結合の相手である電子の濃度、両者の空間的な分離に影響を与える内部電界の強度等に依存するため動作条件で大きく変化する。そこで、基板電圧などの動作条件による制御を試みる。 飽和ホール数に関しては、シミュレーション等に基づき構造を最適化して、ホール寿命と飽和ホール数で制限されるカウントレートを最大化する条件を調べる。
④高速信号読み出し回路：複雑な出力波形に対する信号処理回路については、昨年度までの検討でリアルタイム処理するハードウエアが得られたため、実際のデバイス出力で動作を実証して課題を抽出する。電流プリアンプの応答速度が低いことに対しては、低入力抵抗・高速なアンプを導入して解決を図る。雑音、動作速度(最大カウントレート)など要求条件が満足できるか検証する。
|
