2013 Fiscal Year Annual Research Report
表面再構成制御成長法を用いたSi基板上InSb-CMOSの研究
| Project/Area Number |
25289099
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Research Institution | University of Toyama |
|---|
Principal Investigator |
森 雅之 富山大学, 大学院理工学研究部(工学), 准教授 (90303213)
|
|---|
| Project Period (FY) |
2013-04-01 – 2017-03-31
|
| Keywords | InSb / MOSFET / Al2O3 / ALD / オーバーラップ構造 / 表面再構成制御成長法 / SOI基板 |
|---|
| Research Abstract |
今年度は、表面再構成制御成長法を用いることにより可能となったMOSFETの高性能化について検討を行った。
Al2O3/InSb/SiQuasi-pseudomorphic QW-MOSFETの高性能化について検討した。これまでの問題点の1つとして、ゲートリーク電流が挙げられる。これまでは、相互コンダクタンスgmの向上を目的として、ゲート電極がゲート絶縁膜を挟んでソースやドレイン電極上まで覆いかぶさった構造（オーバーラップ構造）を採用し、またゲート絶縁膜を薄くしたが、ソースやドレイン電極側面の絶縁膜厚が薄く、また、段差が大きいことで、リークが発生したものと考えられる。そこで、リーク電流を低減するため、ゲート絶縁膜の厚膜化、及び電極の薄膜化を行った。これによりソース及びドレイン電極側面とゲート電極間の絶縁膜厚が増加するため、ゲートリーク電流の抑制が期待できる。
実際、ゲート電極をAu 3000Å/Ti 1000Å/Ni150Å/Au850Å/Sn 50Åから、Au500Å/Ti500Å/Sn10Åに変更し、ゲート絶縁膜厚を10から15Åに増加させた。
今回、得られたデバイスはgm=86mS/mmというこれまで最も高いgm値を示した。この結果は、オーバーラップ構造を持つデバイスの特性的優位性を示している。今後、構造やプロセスの更なる最適化を行うことにより、さらに高性能化することができると考えられる。また、チャネルを流れる電流の一部がSi基板にリークしていた問題を解決するため、SOI基板上に、表面再構成制御成長法を用いた高品質InSb薄膜の成長を試みた。一部の成長条件を変更する必要があったが、Si基板上に直接成長させた試料と同程度の電子移動度を示すInSb薄膜の再生に成功した。今後、この試料を用いてデバイスを作製し、評価及び比較を行う予定である。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
表面再構成制御成長法を用いてSi基板上に成長したInSb薄膜を用いたMOSFETの高性能化を目指し、これまでの問題点の解決を検討した。
まず1つ目の問題点はゲートリーク電流の抑制である。これは電極を薄くしまた、ゲート絶縁膜を厚くすることで解決できた。
2つめの問題点は、下地のSi基板へのリーク電流についてである。こちらは、Si基板上にSiO2を介して薄いSi層を貼り付けたSOI基板上にInSbを成長させることで解決できると考えている。実際、SOI基板上に表面再構成制御成長法を用いて、従来の、Si基板上に直接成長させた場合と同程度の電子移動度を示す高品質なInSb薄膜の成長に成功した。今後、これらの薄膜を用いてInSb MOSFETを作製し、基板側へのリーク電流の減少の確認をする必要がある。
また、デバイス特性の向上も目指した。相互コンダクタンスの向上を目的として、ソース抵抗を低減可能な、ゲート電極がゲート絶縁膜を介してソース、ドレイン電極上に配置されるオーバーラップ構造のデバイスを作製し、非オーバーラップ構造のデバイスよりも、オーバーラップ構造のデバイスのほうが相互コンダクタンスが向上することを確認した。
これらの結果から、今年度の研究は概ね順調に進展していると判断した。
|
| Strategy for Future Research Activity |
InSbCMOSデバイスの実現のため、表面再構成制御成長法により、高性能なGaSb、あるいはInGaSb薄膜の成長を試みる。これによりpチャネルのデバイスが作製可能となる。pチャネルデバイスの応用展開としてTFETを検討するため、シミュレーションによりTFETの実現可能性を探る。
また、これまでのMOSFETでは、InSbとAl2O3海面に多く存在する界面準位により、デバイス特性が大きく制限されていると考えている。このため、InSbとAl2O3薄膜が直接接しないよう、InSb薄膜上に薄い別の層を成長させることを検討する。
|
| Expenditure Plans for the Next FY Research Funding |
申請書には今年度購入したアニール装置の他、蒸着装置を挙げていたが、アニール装置の購入後の残金で蒸着装置が入手できなかったので、デバイス作製プロセスで必要な原子層堆積装置を自作することにした。その必要材料を購入を進めたが、わずかにお金が残ることになった。消耗品を購入して0にするよりも翌年度の予算と合わせて高額の部品を購入する方が得策と考えた。
原子層堆積装置自作のための部品の購入に充てる。
|
